WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006083310) NANOWIRE DEVICE WITH (111) VERTICAL SIDEWALLS AND METHOD OF FABRICATION
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/083310    International Application No.:    PCT/US2005/022699
Publication Date: 10.08.2006 International Filing Date: 28.06.2005
IPC:
B81B 7/00 (2006.01)
Applicants: HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P. [US/US]; 20555 S. H. 249, Houston, TX 77070 (US) (AE, AG, AL, AM, AT, AU, AZ, BA, BB, BE, BF, BG, BJ, BR, BW, BY, BZ, CA, CF, CG, CH, CI, CM, CN, CO, CR, CU, CY, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, FR, GA, GB, GD, GE, GH, GM, GN, GQ, GR, GW, HR, HU, ID, IE, IL, IN, IS, IT, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MC, MD, MG, MK, ML, MN, MR, MW, MX, MZ, NA, NE, NG, NI, NL, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SI, SK, SL, SM, SN, SY, SZ, TD, TG, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, YU, ZA, ZM, ZW only).
ISLAM, Saiful, M. [BD/US]; (US) (For US Only).
CHEN, Yong [US/US]; (US) (For US Only).
WANG, Shih-Yuan [US/US]; (US) (For US Only)
Inventors: ISLAM, Saiful, M.; (US).
CHEN, Yong; (US).
WANG, Shih-Yuan; (US)
Agent: LEE, Denise, A.; Hewlett-Packard Company, Intellectual Property Administration, P O Box 272400, M/S 35, Fort Collins, CO 80527-2400 (US)
Priority Data:
10/888,628 09.07.2004 US
Title (EN) NANOWIRE DEVICE WITH (111) VERTICAL SIDEWALLS AND METHOD OF FABRICATION
(FR) DISPOSITIF A NANOFIL A (111) PAROIS LATERALES VERTICALES ET PROCEDE DE FABRICATION
Abstract: front page image
(EN)A nano-scale device 10, 20, 30, 60 and method 40, 50, 70 of fabrication provide a nanowire 14, 24, 34, 64 having (111) vertical sidewalls 14a, 22e, 34a, 64a. The nano-scale device includes a semiconductor-on-insulator substrate 12, 22, 32, 62 polished in a [110] direction, the nanowire, and an electrical contact 26, 35 at opposite ends of the nanowire 24, 34. The method 40, 50, 70 includes wet etching 42, 52, 72 a semiconductor layer 12a, 22a, 32a. 62a of the semiconductor-on-insulator substrate to form 44, 54 the nanowire 24, 34 extending between a pair of islands 22f, 32f in the semiconductor layer 22a, 32a. The method 50 further includes depositing 56 an electrically conductive material on the pair of islands to form the electrical contacts 26, 36. A nano-pn diode 60 includes the nanowire 64 as a first nano-electrode, a pn-junction 66 verically stacked on the nanowire 64, and a second nano-electrode 68 on a (110) horizontal planar end of the pn-junction. The nano-pn diode 60 may be fabricated in array of the diodes on the semiconductor-on-insulator substrate 62.
(FR)La présente invention concerne un dispositif nanométrique (10, 20, 30, 60) et un procédé (40, 50, 70) de fabrication permettant d'obtenir un nanofil (14, 24, 34, 64) comportant (111) des parois latérales verticales (14a, 22e, 34a, 64a). Le dispositif nanométrique comprend un substrat semi-conducteur-sur-isolant (12, 22, 32, 62) poli dans une [110] direction, le nanofil et un contact électrique (26, 36) à des extrémités opposées du nanofil (24, 34). Le procédé (40, 50, 70) consiste à effectuer une gravure humide (42, 52, 72) d'une couche de semi-conducteur (12a, 22a, 32a. 62a) du substrat semi-conducteur-sur-isolant pour former (44, 54) le nanofil (24, 34) s'étendant entre une paire d'îlots (22f, 32f) dans la couche de semi-conducteur (22a, 32a). Le procédé (50) consiste ensuite à déposer (56) un matériau électriquement conducteur sur la paire d'îlots pour former les contacts électriques (26, 36). Une diode nano-pn (60) comprend le nanofil (64) comme première nano-électrode, une jonction pn (66) empilée verticalement sur le nanofil (64) et une deuxième nano-électrode (68) sur une (110) extrémité plane horizontale de la jonction pn. La diode nano-pn (60) peut être fabriquée dans un réseau des diodes sur le substrat semi-conducteur-sur-isolant (62).
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)