WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006082914) NONVOLATILE SEMICONDUCTOR STORAGE DEVICE AND OPERATION METHOD THEREOF
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/082914    International Application No.:    PCT/JP2006/301834
Publication Date: 10.08.2006 International Filing Date: 03.02.2006
IPC:
G11C 16/12 (2006.01)
Applicants: Kabushiki Kaisha Toshiba [JP/JP]; 1-1, Shibaura 1-chome, Minato-ku Tokyo 1050023 (JP) (For All Designated States Except US).
NAKAGAWA, Michio [JP/JP]; (JP) (For US Only).
SAKUI, Koji [JP/JP]; (JP) (For US Only)
Inventors: NAKAGAWA, Michio; (JP).
SAKUI, Koji; (JP)
Agent: Takahashi, Hayashi and Partner Patent Attorneys, Inc.; Sonpo Japan Kamata Building 9F 5-24-2 Kamata Ota-ku, Tokyo 1440052 (JP)
Priority Data:
2005-027719 03.02.2005 JP
Title (EN) NONVOLATILE SEMICONDUCTOR STORAGE DEVICE AND OPERATION METHOD THEREOF
(FR) DISPOSITIF DE STOCKAGE SEMI-CONDUCTEUR NON VOLATILE ET MODE DE FONCTIONNEMENT ASSOCIE
(JA) 不揮発性半導体記憶装置及びその動作方法
Abstract: front page image
(EN)[PROBLEMS] To provide a nonvolatile semiconductor storage device and a drive method thereof capable of preventing lowering efficiency of write or erase operation and reducing the write time and the erase time. [MEANS FOR SOLVING PROBLEMS] A nonvolatile semiconductor storage device includes an electrically rewritable memory cell formed by a floating gate and a control gate layered on a semiconductor layer. The nonvolatile semiconductor storage device applies a plurality of threshold value fluctuation pulses having a stepwise high potential to the memory cell and then detects a threshold value of the memory cell. When the threshold value of the memory cell is not a predetermined value, a plurality of threshold value fluctuation pulses having stepwise high potential are applied to the memory cell from a potential of the lastly applied threshold value fluctuation pulse, among the plurality of threshold value fluctuation pulses, to which a certain potential is added.
(FR)L'invention vise à créer un dispositif de stockage semi-conducteur non volatil et un procédé de fonctionnement associé, pour prévenir la baisse d'efficacité d'une opération d'écriture ou d'effacement et pour réduire le temps d'écriture et d'effacement. A cet effet, un dispositif de stockage semi-conducteur non volatil comporte une cellule mémoire électriquement réinscriptible formée par une grille flottante et par une grille de commande appliquées sur une couche semi-conductrice. Le dispositif de stockage semi-conducteur non volatil applique une pluralité d'impulsions de fluctuations de valeurs seuils à potentiel graduellement élevé à la cellule mémoire, avant de détecter une valeur seuil de la cellule mémoire. Si la valeur seuil de la cellule mémoire n'est pas une valeur prédéterminée, une pluralité d'impulsions de fluctuations de valeurs seuils ayant un potentiel graduellement élevé sont appliquées à la cellule mémoire à partir d'un potentiel de l'impulsion de fluctuation de valeur seuil dernièrement appliquée, parmi la pluralité d'impulsions de fluctuations de valeurs seuils, auxquelles est ajouté un potentiel donné.
(JA)【課題】書き込み又は消去動作の効率の低下を防ぎ、書き込み時間及び消去時間を短縮できる不揮発性半導体記憶装置及びその駆動方法を提供すること。 【解決手段】本発明の不揮発性半導体記憶装置は、半導体層上に浮遊ゲートと制御ゲートとを積層して構成された電気的に書き換え可能なメモリセルを有する不揮発性半導体記憶装置であり、段階的に高い電位を有する複数のしきい値変動パルスを前記メモリセルに印加した後、前記メモリセルのしきい値を検知し、前記メモリセルのしきい値が所定の値でない場合は、前記複数のしきい値変動パルスのうち最後に印加したしきい値変動パルスの電位に一定の電位を加えた電位から段階的に高い電位を有する複数のしきい値変動パルスを前記メモリセルに印加する。  
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)