WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006082620) LAYERED SEMICONDUCTOR DEVICE AND LAYERED SEMICONDUCTOR DEVICE MANUFACTURING METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/082620    International Application No.:    PCT/JP2005/001339
Publication Date: 10.08.2006 International Filing Date: 31.01.2005
Chapter 2 Demand Filed:    26.10.2006    
IPC:
H01L 25/10 (2006.01), H01L 25/11 (2006.01), H01L 25/18 (2006.01), H05K 1/14 (2006.01)
Applicants: SPANSION LLC [US/US]; One AMD Place, P.O.Box 3453, Sunnyvale California 940883453 (US) (For All Designated States Except US).
SPANSION JAPAN LIMITED [JP/JP]; 6, Kogyodanchi, Monden-machi, Aizuwakamatsu-shi, Fukushima 9650845 (JP) (For All Designated States Except US).
SHINMA, Yasuhiro [JP/JP]; (JP) (For US Only).
ONODERA, Masanori [JP/JP]; (JP) (For US Only).
MEGURO, Kouichi [JP/JP]; (JP) (For US Only).
TAYA, Koji [JP/JP]; (JP) (For US Only).
TANAKA, Junji [JP/JP]; (JP) (For US Only).
KASAI, Junichi [JP/JP]; (JP) (For US Only)
Inventors: SHINMA, Yasuhiro; (JP).
ONODERA, Masanori; (JP).
MEGURO, Kouichi; (JP).
TAYA, Koji; (JP).
TANAKA, Junji; (JP).
KASAI, Junichi; (JP)
Agent: KATAYAMA, Shuhei; Mitsui Sumitomo Marine Tepco Bldg., 6-1, Kyobashi 1-chome, Chuo-ku, Tokyo 104-0031 (JP)
Priority Data:
Title (EN) LAYERED SEMICONDUCTOR DEVICE AND LAYERED SEMICONDUCTOR DEVICE MANUFACTURING METHOD
(FR) DISPOSITIF SEMI-CONDUCTEUR EN PLUSIEURS COUCHES ET PROCÉDÉ DE FABRICATION DE DISPOSITIF SEMI-CONDUCTEUR EN PLUSIEURS COUCHES
(JA) 積層型半導体装置及び積層型半導体装置の製造方法
Abstract: front page image
(EN)A layered semiconductor device includes a plurality of semiconductor devices to be layered, a plurality of relay substrates connected to the semiconductor devices and having an electrode arranged on the end surface, and a connection substrate for connecting the electrodes arranged on the end surfaces of the relay substrate to one another. The electrode arranged on the end surface of the relay substrate is, for example, connected to the connection substrate via a conductive adhesive or an anisotropic conductive film. Thus, by connecting the electrodes arranged on the end surfaces of the relay substrates by the connection substrate, the connection is performed only via the end surfaces and there is no need of providing a bending portion of the connection substrate. This reduces the size of the layered semiconductor device. Moreover, since it is possible to cope with packages of various sizes, it is possible to manufacture the layered semiconductor device in a short period of time.
(FR)L’invention concerne un dispositif semi-conducteur en plusieurs couches incluant une pluralité de dispositifs semi-conducteurs à empiler en couches, une pluralité de substrats de relais connectés aux dispositifs semi-conducteurs et possédant une électrode disposée sur la surface d’extrémité, et un substrat de connexion pour relier les électrodes disposées aux surfaces d’extrémité du substrat de relais les unes aux autres. L’électrode disposée au niveau de la surface d’extrémité du substrat de relais est, par exemple, connectée au substrat de connexion par le biais d’un adhésif conducteur ou d’un film conducteur anisotrope. Ainsi, en reliant les électrodes disposées sur les surfaces d’extrémité des substrats de relais par le substrat de connexion, la connexion est réalisée uniquement par le biais des surfaces d’extrémité et il n’est pas nécessaire d’aménager une portion courbe du substrat de connexion. Ceci réduit la taille du dispositif semi-conducteur en plusieurs couches. De plus, comme il est possible de gérer des conditionnements de divers formats, on peut fabriquer le dispositif semi-conducteur en plusieurs couches en un court laps de temps.
(JA) 積層型半導体装置は、積層される複数の半導体装置と、前記半導体装置が接続され、端面に設けられた電極を含む複数の中継基板と、前記中継基板の端面に設けられた電極同士を接続する接続基板とを含む。中継基板の端面に設けられた電極は、例えば導電性を有する接着剤又は異方性導電フィルムを介して接続基板に接続される。これにより、複数の中継基板の端面に設けられた電極を接続基板によって接続することで、接続があくまで端面のみで行われるので、接続基板の折り曲げ部を設ける必要もないため、積層型半導体装置の小型化にとって有効である。また、さまざまなサイズのパッケージに対応できるので、積層型半導体装置を短納期で提供することができる。
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)