WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006082466) METHOD FOR REDUCING THE TRAP DENSITY IN A SEMICONDUCTOR WAFER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/082466    International Application No.:    PCT/IB2005/000434
Publication Date: 10.08.2006 International Filing Date: 03.02.2005
IPC:
H01L 21/324 (2006.01), H01L 21/28 (2006.01)
Applicants: S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES [FR/FR]; Parc Technologique des Fontaines, Chemin des Franques, F-38190 Bernin (FR) (For All Designated States Except US).
BRUNIER, François [FR/FR]; (FR) (For US Only).
RENAULD, Vivien [FR/FR]; (FR) (For US Only).
WAECHTER, Mark [FR/FR]; (FR) (For US Only)
Inventors: BRUNIER, François; (FR).
RENAULD, Vivien; (FR).
WAECHTER, Mark; (FR)
Agent: MARTIN, Jean-Jacques; Cabinet Regimbeau, 20, rue de Chazelles, F-75847 Paris Cedex 17 (FR)
Priority Data:
Title (EN) METHOD FOR REDUCING THE TRAP DENSITY IN A SEMICONDUCTOR WAFER
(FR) PROCEDE POUR REDUIRE LA DENSITE DE PIEGEAGE DANS UNE TRANCHE DE SEMICONDUCTEUR
Abstract: front page image
(EN)The invention concerns a method for reducing the trap density at an interface between an active layer of a multilayer semiconductor wafer and an insulating layer buried within said multilayer wafer under said active layer, said method comprising carrying out in a controlled atmosphere a high temperature thermal treatment to said multilayer wafer, said thermal treatment comprising an oxidation phase carried out in a controlled atmosphere comprising at least an oxidizing species at an oxidation temperature, and resulting in a capping of the surface of said wafer with a capping oxide layer, said method further comprising after said thermal treatment a deoxidation operation to remove said capping oxide layer created during said oxidation phase, characterized in that during said thermal treatment and after said oxidation phase said controlled atmosphere is controlled so as to comprise in a generally neutral atmosphere at least a species whose ions can migrate into the depth of said wafer down to said interface where reduction of the trap density is desired.
(FR)L'invention concerne un procédé pour réduire la densité de piégeage sur une interface entre une couche active d'une tranche de semi-conducteur multicouche et une couche isolante noyée à l'intérieur de la tranche multicouche, sous la couche active, ce procédé consistant à appliquer, en atmosphère contrôlée, un traitement thermique haute température à la tranche multicouche. Ce traitement thermique comprend une phase d'oxydation réalisée en atmosphère contrôlée et contenant au moins une espèce d'oxydation à une température d'oxydation, pour recouvrir une surface de la tranche au moyen d'une couche d'oxyde de recouvrement. Ce procédé consiste également, après le traitement thermique, en une opération de désoxydation pour enlever la couche d'oxyde de recouvrement créée durant la phase d'oxydation. L'invention est caractérisée en ce que, durant le traitement thermique et après la phase d'oxydation, l'atmosphère contrôlée est contrôlée de manière à comprendre, dans une atmosphère généralement neutre, au moins une espèce dont les ions peuvent migrer dans la tranche en profondeur, jusqu'à l'interface où la réduction de la densité de piégeage est voulue.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)