WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006080153) SEMICONDUCTOR LIGHT-RECEIVING DEVICE AND METHOD FOR MANUFACTURING SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/080153    International Application No.:    PCT/JP2005/023012
Publication Date: 03.08.2006 International Filing Date: 15.12.2005
IPC:
H01L 31/107 (2006.01)
Applicants: NEC Corporation [JP/JP]; 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001 (JP) (For All Designated States Except US).
SHIBA, Kazuhiro [JP/JP]; (JP) (For US Only).
MAKITA, Kikuo [JP/JP]; (JP) (For US Only).
NAKATA, Takeshi [JP/JP]; (JP) (For US Only)
Inventors: SHIBA, Kazuhiro; (JP).
MAKITA, Kikuo; (JP).
NAKATA, Takeshi; (JP)
Agent: IEIRI, Takeshi; Asahi Bldg. 10th Floor, 3-33-8, Tsuruya-cho, Kanagawa-ku, Yokohama-shi, Kanagawa 2210835 (JP)
Priority Data:
2005-022077 28.01.2005 JP
Title (EN) SEMICONDUCTOR LIGHT-RECEIVING DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF SEMI-CONDUCTEUR RECEPTEUR DE LUMIERE ET PROCEDE POUR LE FABRIQUER
(JA) 半導体受光素子及びその製造方法
Abstract: front page image
(EN)Disclosed is a semiconductor light-receiving device having high reproducibility and reliability. Also disclosed is a method for manufacturing a semiconductor light-receiving device. Specifically disclosed is a semiconductor light-receiving device (100) with a mesa structure wherein a light-absorbing layer (6), an avalanche multiplication layer (4) and an electric-field relaxation layer (5) are formed on a semiconductor substrate (2). The light-absorbing layer (6), avalanche multiplication layer (4) and electric-field relaxation layer (5) exposed in the side wall of the mesa structure are protected by an SiNx film or an SiOyNz film. The hydrogen concentration in the side wall surface of the electric-field relaxation layer (5) is set at not more than 15%, preferably not more than 10% of the carrier concentration of the electric-field relaxation layer (5).
(FR)La présente invention décrit un dispositif semi-conducteur récepteur de lumière présentant une reproductibilité et une fiabilité élevées. Elle décrit également un procédé pour le fabriquer. Elle décrit en particulier un dispositif semi-conducteur récepteur de lumière (100) ayant une structure mesa dans laquelle une couche d’absorption de lumière (6), une couche à effet d’avalanche (4) et une couche de relaxation de champ électrique (5) sont formées sur un substrat semi-conducteur (2). La couche d’absorption de lumière (6), la couche à effet d’avalanche (4) et la couche de relaxation de champ électrique (5) exposées dans la paroi latérale de la structure mesa sont protégées par un film en SiNx ou un film en SiOyNz. La concentration en hydrogène dans la surface de la paroi latérale de ladite couche de relaxation (5) est définie pour ne pas être supérieure à 15 %, de préférence pas supérieure à 10 % de la concentration en charge de ladite couche de relaxation (5).
(JA) 再現性及び信頼性の高い半導体受光素子及び半導体受光素子の製造方法を提供する。  本発明にかかる半導体受光素子100は、メサ型構造を有し、半導体基板2上に光吸収層6、アバランシェ増倍層4、電界緩和層5を形成している。メサ型構造の側壁に露出した光吸収層6、アバランシェ増倍層4、電界緩和層5をSiN膜またはSiO膜で保護している。さらに、電界緩和層5の側壁表面における水素濃度を電界緩和層5のキャリア濃度の15%以下、より好ましくは10%以下とした。
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)