WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006080082) LAYERED SEMICONDUCTOR DEVICE CARRIER AND LAYERED SEMICONDUCTOR DEVICE MANUFACTURING METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/080082    International Application No.:    PCT/JP2005/001247
Publication Date: 03.08.2006 International Filing Date: 28.01.2005
IPC:
H01L 25/10 (2006.01), H01L 25/065 (2006.01), H01L 25/11 (2006.01), H01L 25/18 (2006.01)
Applicants: SPANSION LLC [US/US]; One AMD Place, P.O.Box 3453, Sunnyvale California 940883453 (US) (For All Designated States Except US).
Spansion Japan Limited [JP/JP]; 6, Kogyodanchi, Monden-machi, Aizuwakamatsu-shi, Fukushima 9650845 (JP) (For All Designated States Except US).
TAYA, Koji [JP/JP]; (JP) (For US Only).
MEGURO, Kouichi [JP/JP]; (JP) (For US Only).
KASAI, Junichi [JP/JP]; (JP) (For US Only).
SHINMA, Yasuhiro [JP/JP]; (JP) (For US Only).
ONODERA, Masanori [JP/JP]; (JP) (For US Only).
TANAKA, Junji [JP/JP]; (JP) (For US Only).
MANIKAM, ACHARI, Murugasan, A/L [MY/MY]; (MY) (For US Only)
Inventors: TAYA, Koji; (JP).
MEGURO, Kouichi; (JP).
KASAI, Junichi; (JP).
SHINMA, Yasuhiro; (JP).
ONODERA, Masanori; (JP).
TANAKA, Junji; (JP).
MANIKAM, ACHARI, Murugasan, A/L; (MY)
Agent: KATAYAMA, Shuhei; Mitsui Sumitomo Marine Tepco Building 6-1 Kyobashi 1-chome, Chuo-ku, Tokyo 1040031 (JP)
Priority Data:
Title (EN) LAYERED SEMICONDUCTOR DEVICE CARRIER AND LAYERED SEMICONDUCTOR DEVICE MANUFACTURING METHOD
(FR) SUPPORT ET PROCEDE DE FABRICATION DE COMPOSANTS A SEMI-CONDUCTEUR EN COUCHES
(JA) 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
Abstract: front page image
(EN)A layered semiconductor device carrier (10) includes a container unit (11) for containing a plurality of layered semiconductor devices (4), a guide unit (12) for guiding the semiconductor devices (4), and a groove (13) for introducing a gas or a liquid to the container unit (11) from the side surface of the semiconductor devices (4). Since the groove for introducing a gas or a liquid into the container unit from the side surface of the semiconductor devices is arranged, it is possible to easily introduce a hot wind in the reflow step and a detergent in the cleaning step. This improves the manufacturing yield and the cleaning effect. Moreover, a hole is provided in corner portions of the container unit (11) for connecting the container unit with outside. By introducing a gas from the lower side of the container unit (11), heat is transmitted to the semiconductor devices, thereby reducing the junction failure of the layer connection portion of the semiconductor devices. Furthermore, a groove is provided for connecting the holes arranged in the adjacent container unit.
(FR)L'invention concerne un support (10) de composants à semi-conducteur en couches, lequel inclut une unité de contenant (11) destinée à contenir une pluralité de composants à semi-conducteur en couches (4), une unité de guidage (12) destinée à guider les composants à semi-conducteur (4) et une rainure (13) destinée à introduire un gaz ou un liquide vers l'unité de contenant (11) depuis la surface latérale des composants à semi-conducteur (4). Du fait de la disposition de la rainure destinée à introduire un gaz ou un liquide dans l'unité de contenant depuis la surface latérale des composants à semi-conducteur, il est possible d'introduire facilement un courant d'air forcé chaud lors de l'étape de refusion et un détergent lors de l'étape de nettoyage. Ceci améliore le rendement de fabrication et l'effet de nettoyage. De plus, un alésage est ménagé dans les parties d'angle de l'unité de contenant (11) afin de relier l'unité de contenant à l'extérieur. En introduisant un gaz depuis le côté inférieur de l'unité de contenant (11), la chaleur est transmise aux composants à semi-conducteur, ce qui réduit ainsi une défaillance de jonction de la partie de liaison de couches des composants à semi-conducteur. En outre, une rainure est prévue pour raccorder les alésages disposés dans l'unité de contenant adjacente.
(JA)not available
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)