WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006020828) TOP ELECTRODE FOR A DRAM CAPACITOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/020828    International Application No.:    PCT/US2005/028670
Publication Date: 23.02.2006 International Filing Date: 11.08.2005
Chapter 2 Demand Filed:    07.03.2006    
IPC:
H01L 21/02 (2006.01), H01L 29/92 (2006.01), H01L 27/108 (2006.01)
Applicants: MICRON TECHNOLOGY, INC. [US/US]; 8000 South Federal Way, Boise, ID 83716 (US)
Inventors: GRAETTINGER, Thomas, M.; (US)
Agent: MATKIN, Mark, S.; Wells St. John P.S., Suite 1300, 601 West First Avenue, Spokane, WA 99201-3828 (US)
Priority Data:
10/918,613 13.08.2004 US
Title (EN) TOP ELECTRODE FOR A DRAM CAPACITOR
(FR) CIRCUIT DE MEMOIRE
Abstract: front page image
(EN)The invention includes memory circuitry. In one implementation, memory circuitry includes a memory array (15) comprising a plurality of memory cell capacitors (16,18). Individual of the capacitors include a storage node electrode (48), a capacitor dielectric region (50), and a cell electrode (52). The cell electrode is commonly shared among at least some of the plurality of memory cell capacitors within the memory array. The cell electrode within the memory array includes a conductor metal layer (56) including at least one of elemental tungsten, a tungsten alloy, tungsten silicide and tungsten nitride. Polysilicon (62) is received over the conductor metal layer. The conductor metal layer and the polysilicon are received over the storage node electrodes of said at least some of the plurality of memory cell capacitors. Other aspects and implementations are contemplated.
(FR)La présente invention a trait à un circuit de mémoire. Dans un mode de réalisation, le circuit de mémoire comporte un réseau de mémoire comprenant une pluralité de condensateurs de cellules de mémoire. Chacun des condensateurs comporte une électrode de noeud de stockage, une zone diélectrique de condensateur, et une électrode de cellule. L'électrode de cellule est partagée de manière commune parmi au moins certains de la pluralité de condensateurs de cellules de mémoire au sein du réseau de mémoire. L'électrode de cellule au sein du réseau de mémoire comporte une couche métallique conductrice comprenant au moins un tungstène élémentaire, un alliage à base de tungstène, du siliciure de tungstène et du nitrure de tungstène. Du silicium polycristallin est reçu sur la couche métallique conductrice. La couche métallique conductrice et le silicium polycristallin sont reçus sur les électrodes de noeud de stockage desdits au moins certains de la pluralité de condensateurs de cellules de mémoire. L'invention à également trait à d'autres modes de réalisation et de mise en oeuvre.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)