WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006020357) FUSE DATA STORAGE SYSTEM USING CORE MEMORY
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/020357    International Application No.:    PCT/US2005/026205
Publication Date: 23.02.2006 International Filing Date: 25.07.2005
Chapter 2 Demand Filed:    18.05.2006    
IPC:
G11C 16/04 (2006.01), G06F 13/28 (2006.01), G06F 13/36 (2006.01)
Applicants: ATMEL CORPORATION [US/US]; 2325 Orchard Parkway, San Jose, CA 95131 (US) (For All Designated States Except US)
Inventors: SON, Jinshu; (US).
WANG, Liqi; (US).
LE, Minh, V.; (US).
NG, Philip, S.; (US)
Agent: SCHNECK, Thomas; Schneck & Schneck, P.O. Box 2-E, San Jose, CA 95109-0005 (US)
Priority Data:
10/910,038 02.08.2004 US
Title (EN) FUSE DATA STORAGE SYSTEM USING CORE MEMORY
(FR) SYSTEME DE STOCKAGE DE DONNEES FUSIBLES FAISANT APPEL A UNE MEMOIRE A TORES MAGNETIQUES
Abstract: front page image
(EN)Fuse data used to configure ancillary circuits (81) used with a non-volatile serial memory core (51) are stored in locations (54) within the memory core. As a first opcode or word is sent on a serial bus (61) to the memory, a logic circuit (67, 75, 77) intercepts the word and generates read fuse enable pulses that fetch the fuse data and configure the ancillary circuits before the last bit of the first command byte arrives. If a read operation is designated, the memory circuits are configured to read. If a write operation is designated, further fuse data is fetched from the memory core to configure ancillary circuits for writing. The fuse data is written to the memory core at the time of circuit manufacture thereby obviating the need for separate storage locations.
(FR)Selon l'invention, des données fusibles utilisées pour configurer des circuits auxiliaires (81) utilisés avec un noyau de mémoire sérielle non volatile (51) sont stockées dans des emplacements (54) à l'intérieur du noyau de mémoire. Lorsqu'un premier code opération ou mot est envoyé sur un bus sériel (61) vers la mémoire, un circuit logique (67, 75, 77) l'intercepte et produit des impulsions de déclenchement de lecture de fusibles qui vont extraire les données fusibles et configurer les circuits auxiliaires avant que n'arrive le dernier bit du premier octet de commande. Si une opération de lecture est désignée, les circuits mémoire sont configurés pour lire. Si une opération d'écriture est désignée, d'autres données fusibles sont extraites du noyau de mémoire afin de configurer les circuits auxiliaires pour l'écriture. Les données fusibles sont écrites dans le noyau de mémoire au moment de la fabrication du circuit, éliminant de la sorte la nécessité d'emplacements de stockage séparés.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)