WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006019890) SYSTEMS AND METHODS FOR FORMING INTEGRATED CIRCUIT COMPONENTS HAVING MATCHING GEOMETRIES
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/019890    International Application No.:    PCT/US2005/024957
Publication Date: 23.02.2006 International Filing Date: 14.07.2005
IPC:
G06F 17/50 (2006.01), H01L 21/027 (2006.01), H01L 21/302 (2006.01), H01L 21/461 (2006.01), H01L 21/469 (2006.01)
Applicants: TOPPAN PHOTOMASKS, INC. [US/US]; 131 Old Settlers Boulevard, Round Rock, TX 78664 (US) (For All Designated States Except US).
GREEN, Kent, G. [US/US]; (US) (For US Only)
Inventors: GREEN, Kent, G.; (US)
Agent: GRABSKI, Eric, M.; Baker Botts L.L.P., 1500 San Jacinto Center, 98 San Jacinto Blvd., Austin, TX 78701-4039 (US)
Priority Data:
60/588,282 15.07.2004 US
Title (EN) SYSTEMS AND METHODS FOR FORMING INTEGRATED CIRCUIT COMPONENTS HAVING MATCHING GEOMETRIES
(FR) SYSTEMES ET PROCEDES DE FORMATION D'ELEMENTS DE CIRCUITS INTEGRES PRESENTANT DES GEOMETRIES CORRESPONDANTES
Abstract: front page image
(EN)In a particular embodiment, a method of forming integrated circuit components is provided. A first photomask is formed, the first photomask including a first mask component having a first geometry corresponding to a first type of integrated circuit component. A first lithography process is performed to transfer the first geometry of the first mask component of the first photomask to a first location on a first die on a semiconductor wafer to form a first integrated circuit component of the first type of integrated circuit component on the first die. A second lithography process is performed to transfer the first geometry of the first mask component of the first photomask to a second location on the first die on the semiconductor wafer to form a second integrated circuit component of the first type of integrated circuit component on the first die.
(FR)Dans un mode de réalisation particulier, l'invention concerne un procédé de formation d'éléments de circuits intégrés. Un premier masque photographique est formé, le premier masque photographique comprenant un premier élément de masque présentant une première géométrie correspondant à un premier type de élément de circuit intégré. Un premier procédé de lithographie est mis en oeuvre pour transférer la première géométrie du premier élément de masque du premier masque photographique vers un premier emplacement sur une première puce d'une plaquette à semi-conducteurs afin de former un premier élément de circuit intégré du premier type de élément de circuit intégré sur la première puce. Un second procédé de lithographie est mis en oeuvre pour transférer la première géométrie du premier élément de masque du premier masque photographique vers un second emplacement sur la première puce de la plaquette à semi-conducteurs afin de former un second élément de circuit intégré du premier type d'élément de circuit intégré sur la première puce.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)