WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006019871) METHOD OF DISCHARGING A SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/019871    International Application No.:    PCT/US2005/024933
Publication Date: 23.02.2006 International Filing Date: 24.06.2005
IPC:
H01L 21/336 (2006.01)
Applicants: FREESCALE SEMICONDUCTOR, INC. [US/US]; 6501 William Cannon Drive West, Austin, TX 78735 (US) (For All Designated States Except US).
PRINZ, Erwin J. [DE/US]; (US) (For US Only).
MURALIDHAR, Ramachandran [US/US]; (US) (For US Only).
RAO, Rajesh A. [IN/US]; (US) (For US Only).
SADD, Michael A. [US/US]; (US) (For US Only).
STEIMLE, Robert F. [US/US]; (US) (For US Only).
SWIFT, Craig T. [US/US]; (US) (For US Only).
WHITE, Bruce E. [US/US]; (US) (For US Only)
Inventors: PRINZ, Erwin J.; (US).
MURALIDHAR, Ramachandran; (US).
RAO, Rajesh A.; (US).
SADD, Michael A.; (US).
STEIMLE, Robert F.; (US).
SWIFT, Craig T.; (US).
WHITE, Bruce E.; (US)
Agent: KING, Robert L.; 7700 W. Parmer Lane, MD:PL02, Austin, TX 78729 (US)
Priority Data:
10/912,825 06.08.2004 US
Title (EN) METHOD OF DISCHARGING A SEMICONDUCTOR DEVICE
(FR) PROCEDE DE DECHARGE D'UN DISPOSITIF A SEMI-CONDUCTEUR
Abstract: front page image
(EN)In one embodiment, a method for discharging a semiconductor device includes providing a semiconductor substrate (12), forming a hole blocking dielectric layer (18) over the semiconductor substrate, forming nanoclusters (20) over the hole blocking dielectric layer, forming a charge trapping layer (22) over the nanoclusters, and applying an electric field to the nanoclusters to discharge the semiconductor device. Applying the electric field may occur while applying ultraviolet (UV) light. In one embodiment, the hole blocking dielectric layer comprises forming the hole blocking dielectric layer having a thickness greater than approximately 50 Angstroms.
(FR)Dans un mode de réalisation l'invention concerne un procédé de décharge d'un dispositif à semi-conducteur consistant à procurer un substrat à semi-conducteur (12), à former une couche diélectrique (18) de blocage de trous, sur le substrat semi-conducteur, à former des nano-amas (20) sur la couche diélectrique de blocage de trous, à former une couche de piégeage (22) de charge sur les nano-amas, et à appliquer un champ électrique aux nano-amas afin de décharger le dispositif à semi-conducteur. L'application du champ électrique peut avoir lieu lors de l'application d'une lumière ultraviolette (UV). Dans un mode de réalisation, la couche diélectrique de blocage de trous consiste à former la couche diélectrique de blocage de trous avec une épaisseur supérieure à approximativement 50 Angströms.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)