WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006019156) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE HAVING THREE-DIMENSIONAL MULTILAYER STRUCTURE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/019156    International Application No.:    PCT/JP2005/015133
Publication Date: 23.02.2006 International Filing Date: 19.08.2005
IPC:
H01L 27/00 (2006.01), H01L 23/52 (2006.01), H01L 29/786 (2006.01), H01L 21/3205 (2006.01), H01L 25/065 (2006.01), H01L 25/07 (2006.01), H01L 25/18 (2006.01), H01L 21/8234 (2006.01), H01L 27/088 (2006.01)
Applicants: ZyCube Co., Ltd. [JP/JP]; 5-13, Nihonbashi 3-chome, Chuo-ku, Tokyo 1030027 (JP) (For All Designated States Except US).
KOYANAGI, Mitsumasa [JP/JP]; (JP) (For US Only)
Inventors: KOYANAGI, Mitsumasa; (JP)
Agent: IZUMI, Katsufumi; 2nd Floor, Suganuma Bldg. 20-6, Toranomon 1-chome Minato-ku, Tokyo 1050001 (JP)
Priority Data:
2004-240944 20.08.2004 JP
Title (EN) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE HAVING THREE-DIMENSIONAL MULTILAYER STRUCTURE
(FR) PROCEDE DE PRODUCTION D'UN DISPOSITIF A SEMI-CONDUCTEUR PRESENTANT UNE STRUCTURE MULTICOUCHE TRIDIMENSIONNELLE
(JA) 三次元積層構造を持つ半導体装置の製造方法
Abstract: front page image
(EN)A method for manufacturing a semiconductor device having a three-dimensional multilayer structure in which electrical connection between built-up semiconductor circuit layers in the built-up direction is easily realized by using buried wiring. A trench (13) the inner wall surface of which is covered with an insulating film (14) is made in the surface of a semiconductor substrate (11) of a first semiconductor circuit layer (1a). The inside of the trench (13) is filled with a conductive material to form a conductive plug (15). A desired semiconductor element is fabricated on the surface of the substrate (11) or inside the substrate in such a way that the semiconductor element does not overlap with the trench (13). A multilayer wiring structure (30) is formed over the semiconductor element with an interlayer insulating film (19) interposed therebetween, and a bump electrode (37) electrically connected to the plug (15) is formed on the surface of the multilayer wiring structure (30). The substrate (11) is fixed to a support substrate (40) by means of the electrode (37), and the substrate (11) is selectively removed from the back, thus exposing the insulating film (14) from the back of the substrate (11). The insulating film (14) exposed from the back of the substrate (11) is selectively removed to expose the plug (15), and an electrode (42) is formed at the end.
(FR)L'invention concerne un procédé de production d'un dispositif à semi-conducteur présentant une structure multicouche tridimensionnelle dans laquelle une connexion électrique entre les couches construites du circuit à semi-conducteur, dans le sens de la construction, est réalisée facilement par utilisation d'un câblage enfoui. Une tranchée (13), dont la surface de paroi intérieure est recouverte d'une couche mince isolante (14), est réalisée dans la surface d'un substrat à semi-conducteur (11) d'une première couche (1a) de circuit à semi-conducteur. L'intérieur de la tranchée (13) est rempli d'une matière conductrice pour former une fiche conductrice (15). Un élément à semi-conducteur voulu est fabriqué sur la surface du substrat (11) ou à l'intérieur du substrat de telle manière que l'élément à semi-conducteur ne chevauche pas la tranchée (13). Une structure de câblage multicouche (30) est formée sur l'élément à semi-conducteur avec une couche mince intermédiaire isolante (19) en interposition, et une électrode à bosse (37) connectée électriquement à la fiche (15) est formée sur la surface de la structure de câblage multicouche (30). Le substrat (11) est fixé à un substrat support (40) au moyen de l'électrode (37) et le substrat (11) est retiré sélectivement de l'arrière, exposant ainsi la couche mince isolante (14) de l'arrière du substrat (11). La couche mince isolante (14) exposée à l'arrière du substrat (11) est retirée sélectivement afin d'exposer la fiche (15) et une électrode (42) est formée à l'extrémité.
(JA) 三次元積層構造を持つ半導体装置において、積層された半導体回路層間の積層方向の電気的接続を、埋込配線を使用して容易に実現する半導体装置の製造方法を提供する。  第1半導体回路層1aの半導体基板11の表面に絶縁膜14で内壁面が覆われたトレンチ13を形成し、トレンチ13の内部に導電性材料を充填して導電性プラグ15を形成する。次に、トレンチ13とは重ならないように所望の半導体素子を基板11の表面または内部に形成し、その上に層間絶縁膜19を介して多層配線構造30を形成してから多層配線構造30の表面にプラグ15に電気的に接続されたバンプ電極37を形成する。そして、電極37を用いて基板11を支持基板40に固定してから基板11をその裏面側から選択的に除去し、絶縁膜14を基板11の裏面側に露出させる。基板11の裏面側に露出せしめられた絶縁膜14を選択的に除去してプラグ15を露出させ、その端に電極42を形成する。
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)