WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006017190) FORMING DUAL METAL COMPLEMENTARY METAL OXIDE SEMICONDUCTOR INTEGRATED CIRCUITS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/017190    International Application No.:    PCT/US2005/024305
Publication Date: 16.02.2006 International Filing Date: 08.07.2005
IPC:
H01L 21/8238 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard, Santa Clara, CA 95052 (US) (For All Designated States Except US).
DOCZY, Mark [US/US]; (US) (For US Only).
TAYLOR, Mitchell [US/US]; (US) (For US Only).
BRASK, Justin [CA/US]; (US) (For US Only).
KAVALIEROS, Jack [US/US]; (US) (For US Only).
DATTA, Suman [IN/US]; (US) (For US Only).
METZ, Matthew [US/US]; (US) (For US Only).
CHAU, Robert [US/US]; (US) (For US Only).
HWANG, Jack [US/US]; (US) (For US Only)
Inventors: DOCZY, Mark; (US).
TAYLOR, Mitchell; (US).
BRASK, Justin; (US).
KAVALIEROS, Jack; (US).
DATTA, Suman; (US).
METZ, Matthew; (US).
CHAU, Robert; (US).
HWANG, Jack; (US)
Agent: TROP, Timothy, N.; Trop, Pruner & Hu, P.C., Suite 100, 8554 Katy Freeway, Houston, TX 77024 (US)
Priority Data:
10/889,535 12.07.2004 US
Title (EN) FORMING DUAL METAL COMPLEMENTARY METAL OXIDE SEMICONDUCTOR INTEGRATED CIRCUITS
(FR) FORMATION D’OXYDES MÉTALLIQUES COMPLÉMENTAIRES BIMÉTALLIQUES DES CIRCUITS INTÉGRÉS À SEMICONDUCTEUR
Abstract: front page image
(EN)Complementary metal oxide semiconductor metal gate transistors may be formed by depositing a metal layer in trenches formerly inhabited by patterned gate structures. The patterned gate structures may have been formed of polysilicon in one embodiment. The metal layer may have a workfunction most suitable for forming one type of transistor, but is used to form both the n and p-type transistors. The workfunction of the metal layer may be converted, for example, by ion implantation to make it more suitable for use in forming transistors of the opposite type.
(FR)La présente invention concerne un oxyde métallique complémentaire pour les transistors de grilles métalliques à sémi-conduteur qui peuvent être formés en déposant une couche métallique dans des tranchées anciennement non habitées pour des structures de grilles à motifs. Dans un mode de réalisation, les structures de grilles à motifs peuvent être formées par le polysilicun. La couche métallique peut avoir un fonctionnement plus adapté pour former un type précis de transistors, mais est utilisée pour former des transistors de type n et p. Le fonctionnement de la couche métallique peut être inversé, par exemple, par implantation de l’ion pour la rendre plus adaptée à l’utilisation dans la formation des transistors de type contraire.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)