WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Options
Query Language
Stem
Sort by:
List Length
Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2006017158) SELF-REGULATING INTERCONNECT STRUCTURE
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2006/017158 International Application No.: PCT/US2005/024219
Publication Date: 16.02.2006 International Filing Date: 08.07.2005
IPC:
H04J 1/16 (2006.01)
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
J
MULTIPLEX COMMUNICATION
1
Frequency-division multiplex systems
02
Details
16
Monitoring arrangements
Applicants: REED, Coke, S.[US/US]; US (UsOnly)
INTERACTIC HOLDINGS, LLC[US/US]; 3 Stockton Dr. Cranbury, NJ 08512, US (AllExceptUS)
Inventors: REED, Coke, S.; US
Agent: KOESTNER BERTANI LLP ; 18662 MacArthur Blvd. Suite 400 Irvine, CA 92612, US
Priority Data:
10/887,76209.07.2004US
Title (EN) SELF-REGULATING INTERCONNECT STRUCTURE
(FR) STRUCTURE D'INTERCONNEXION A REGULATION AUTOMATIQUE
Abstract:
(EN) An interconnected device [100] includes a data switch [140] and a control switch [130] coupled in parallel between multiple input lines [150] and a plurality of output ports [120]. The interconnected device [100] comprises an input logic element coupled between the multiple input lines [150] and the data switch [140]. The input logic element can receive a data stream composed of ordered data segments, insert the data segments into the data switch, and regulate data segment insertion to delay insertion of a data segment subsequent in order until a signal is received designation exit from the data switch of a data segment previous in order.
(FR) Dispositif d'interconnexion comprenant un commutateur de données et un commutateur de contrôle couplés en parallèle entre des lignes d'entrée multiples et une pluralité de ports de sortie. Ce dispositif d'interconnexion comporte un élément logique d'entrée couplé entre les lignes d'entrée multiples et de commutateur de données. Cet élément de logique d'entrée peut recevoir un flux de données composé de segments de données ordonnées, insérer ces segments de données dans le commutateur de données et réguler l'insertion de ces segments de données afin de retarder l'insertion d'un segment de données consécutif en ordre jusqu'à la réception d'un signal désignant la sortie du commutateur de données du segment précédent.
front page image
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)