WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006017135) SIMULATING MULTIPORTED MEMORIES USING MEMORIES WITH LOWER PORT COUNT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/017135    International Application No.:    PCT/US2005/024164
Publication Date: 16.02.2006 International Filing Date: 07.07.2005
IPC:
G06F 9/30 (2006.01)
Applicants: NVIDIA CORPORATION [US/US]; 2701 San Thomas Expressway, Santa Clara, CA 95050 (US) (For All Designated States Except US).
LINDHOLM, John, Erik [CA/US]; (US) (For US Only).
SIU, Ming, Y. [US/US]; (US) (For US Only).
MOY, Simon, S. [US/US]; (US) (For US Only).
LIU, Samuel [US/US]; (US) (For US Only).
NICKOLLS, John, R. [US/US]; (US) (For US Only)
Inventors: LINDHOLM, John, Erik; (US).
SIU, Ming, Y.; (US).
MOY, Simon, S.; (US).
LIU, Samuel; (US).
NICKOLLS, John, R.; (US)
Agent: PATTERSON, William, B.; Moser, Patterson & Sheridan, L.L.P., 3040 Post Oak Boulevard, Suite 1500, Houston, TX 77056 (US)
Priority Data:
10/889,730 13.07.2004 US
Title (EN) SIMULATING MULTIPORTED MEMORIES USING MEMORIES WITH LOWER PORT COUNT
(FR) SIMULATION DE MEMOIRES MULTI-ACCES AU MOYEN DE MEMOIRES A NOMBRE D'ACCES REDUIT
Abstract: front page image
(EN)An apparatus and method for simulating a multiported memory using lower port count memories as banks. A portion of memory is allocated for storing data associated with a thread. The portion of memory allocated to a thread may be stored in a single bank or in multiple banks. A collector unit coupled to each bank gathers source operands needed to process a program instruction as the source operands output from one or more banks. The collector unit outputs the source operands to an execution unit when all of the source operands needed to process the program instruction have been gathered.
(FR)L'invention concerne un dispositif et un procédé qui permettent de simuler une mémoire multi-accès en utilisant des mémoires à nombre d'accès réduit comme bancs. Une partie de la mémoire est attribuée à l'enregistrement de données associées à un chemin. La partie de la mémoire attribuée à un chemin peut être conservée dans un seul banc ou dans des bancs multiples. Une unité de collecteur couplée à chaque banc réunit les opérandes sources nécessaires au traitement d'une instruction de programme, et qui proviennent d'un ou de plusieurs bancs. L'unité de collecteur transmet les opérandes sources à une unité d'exécution lorsque l'ensemble des opérandes nécessaires au traitement de l'instruction de programme sont réunis.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)