WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2005122225) SILICON WAFER MANUFACTURING METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2005/122225    International Application No.:    PCT/JP2005/009887
Publication Date: 22.12.2005 International Filing Date: 30.05.2005
IPC:
B24B 37/04 (2012.01), H01L 21/304 (2006.01)
Applicants: SHARP KABUSHIKI KAISHA [JP/JP]; 22-22, Nagaike-cho, Abeno-ku Osaka-shi, Osaka 5458522 (JP) (For All Designated States Except US).
KAJIMOTO, Kimihiko [JP/JP]; (JP) (For US Only).
WAKUDA, Junzo [JP/JP]; (JP) (For US Only)
Inventors: KAJIMOTO, Kimihiko; (JP).
WAKUDA, Junzo; (JP)
Agent: NOGAWA, Shintaro; Nogawa Patent Office Minamimorimachi Park Bldg. 1-3, Nishitenma 5-chome, Kita-ku Osaka-shi, Osaka 5300047 (JP)
Priority Data:
2004-168930 07.06.2004 JP
Title (EN) SILICON WAFER MANUFACTURING METHOD
(FR) PROCÉDÉ DE FABRICATION DE PLAQUETTES DE SILICIUM
(JA) シリコンウエハの製造方法
Abstract: front page image
(EN)A silicon wafer manufacturing method is provided for further reducing a crack rate of a silicon wafer. In the silicon wafer manufacturing method, a fine unevenness which exists on a side plane of a silicon block or a silicon stack for silicon wafer manufacture is flattened by polishing, and the obtained silicon block or the silicon stack is sliced or separated to provide a silicon wafer. The flattening is performed so as to have the thickness of the removed side plane by polishing to be Xμm × 5 or more, when the surface roughness (Ry) of the side plane to be flattened is Xμm prior to flattening.
(FR)Il est prévu un procédé de fabrication de plaquettes de silicium pour réduire davantage la progression de fissures dans une plaquette de silicium. Dans le procédé de fabrication de plaquettes de silicium, on observe une fine irrégularité sur un plan latéral d’un bloc de silicium ou une pile de silicium pour la fabrication de plaquettes de silicium, que l’on aplatit par polissage, puis l’on découpe ou sépare le bloc de silicium ou la pile de silicium obtenu(e) pour produire une plaquette de silicium. L’aplatissement a pour but de faire en sorte que l’épaisseur du plan latéral enlevé par polissage soit supérieure ou égale à 5 Xµm, lorsque la rugosité de surface (Ry) du plan latéral à aplatir est de Xµm avant aplatissement.
(JA) シリコンウエハの割れ率をさらに低下させることができるシリコンウエハの製造方法を提供すること。  シリコンウエハ製造用のシリコンブロックまたはシリコンスタックの側面に存在する微少な凹凸を研磨により平坦化し、得られたシリコンブロックまたはシリコンスタックをそれぞれスライスまたは分離してシリコンウエハにすることからなり、 前記平坦化は、平坦化する側面についての平坦化する前の側面の表面粗さRyがXμmのとき、研磨により除去された厚さがXμm×5倍以上になるように行われるシリコンウエハの製造方法。
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)