WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2005117134) DIODE AND THYRISTOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2005/117134    International Application No.:    PCT/JP2004/007181
Publication Date: 08.12.2005 International Filing Date: 26.05.2004
IPC:
H01L 29/866 (2006.01), H01L 29/87 (2006.01)
Applicants: SHINDENGEN ELECTRIC MANUFACTURING CO., LTD. [JP/JP]; 2-1 Ohtemachi 2-chome Chiyoda-ku Tokyo 1000004 (JP) (For All Designated States Except US).
AKITA SHINDENGEN CO., LTD. [JP/JP]; 114-2, Aza-kamiyachi Ohura, Honjo-shi Akita 0158558 (JP) (For All Designated States Except US).
OGASAWARA, Ikuko [JP/JP]; (JP) (For US Only).
TOMITA, Masaaki [JP/JP]; (JP) (For US Only).
ITO, Kazuhiko [JP/JP]; (JP) (For US Only)
Inventors: OGASAWARA, Ikuko; (JP).
TOMITA, Masaaki; (JP).
ITO, Kazuhiko; (JP)
Priority Data:
Title (EN) DIODE AND THYRISTOR
(FR) DIODE ET THYRISTOR
(JA) ダイオード及びサイリスタ
Abstract: front page image
(EN)In order to realize a semiconductor device for overvoltage protection enabling to obtain a stabilized blocking voltage, a first P type conductive region (2) and a first N type conductive region (3) are formed in an N type semiconductor substrate (100) and second P type conductive regions (40, 41) are formed contiguously to the first P type conductive region (2) such that breakdown is determined in the first P type conductive region (2). Since the breakdown voltage is insusceptible to interface charges or interface trap due to this structure, the breakdown voltage is stabilized and the blocking voltage is not varied easily.
(FR)Afin de réaliser un dispositif semi-conducteur pour la protection de surtension capable d'obtenir une tension de blocage stabilisée, une première zone du type P (2) et une première région conductrice du type N (3) sont formées dans un substrat semi-conducteur du type N (100) et des secondes régions conductrices du type P (40, 41) sont formées en contiguë à la première région conductrice du type P (2) de sorte que la rupture est déterminée dans la première région conductrice du type P (2). Etant donné que la tension de rupture n'est pas susceptible d'interfacer des charges ou des piéges du fait de cette structure, la tension de rupture est stabilisée et la tension de blocage ne peut pas varier facilement..
(JA) この発明は、安定した阻止電圧が得られる過電圧保護用半導体装置を実現することを目的とする。  この目的を実現するために、N型の半導体基板100に第1P型導電領域2、第1N型導電領域3を形成し、ブレークダウンが第1P型導電領域2内部で決定されるように第1P型導電領域2に隣接して第2P型導電領域40,41を形成する。この構造によって、ブレークダウン電圧が界面電荷や界面トラップの影響を受けにくくなるのでブレークダウン電圧が安定して阻止電圧が変動しにくくなる。
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)