WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2005117076) COMPOUND SEMICONDUCTOR EPITAXIAL SUBSTRATE AND PROCESS FOR PRODUCING THE SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2005/117076    International Application No.:    PCT/JP2005/010090
Publication Date: 08.12.2005 International Filing Date: 26.05.2005
IPC:
H01L 21/20 (2006.01), H01L 21/338 (2006.01), H01L 29/778 (2006.01), H01L 29/812 (2006.01)
Applicants: SUMITOMO CHEMICAL COMPANY, LIMITED [JP/JP]; 27-1, Shinkawa 2-chome Chuo-ku Tokyo 1048260 (JP) (For All Designated States Except US).
KOHIRO, Kenji [JP/JP]; (JP) (For US Only).
TAKADA, Tomoyuki [JP/JP]; (JP) (For US Only).
UEDA, Kazumasa [JP/JP]; (JP) (For US Only).
HATA, Masahiko [JP/JP]; (JP) (For US Only)
Inventors: KOHIRO, Kenji; (JP).
TAKADA, Tomoyuki; (JP).
UEDA, Kazumasa; (JP).
HATA, Masahiko; (JP)
Agent: ENOMOTO, Masayuki; c/o Sumitomo Chemical Intellectual Property Service, Limited 5-33, Kitahama 4-chome, Chuo-ku Osaka-shi, Osaka 5418550 (JP)
Priority Data:
2004-160847 31.05.2004 JP
Title (EN) COMPOUND SEMICONDUCTOR EPITAXIAL SUBSTRATE AND PROCESS FOR PRODUCING THE SAME
(FR) SUBSTRAT ÉPITAXIAL SEMI-CONDUCTEUR COMPOSÉ ET PROCEDE DE FABRICATION DE CELUI-CI
(JA) 化合物半導体エピタキシャル基板及びその製造方法
Abstract: front page image
(EN)A compound semiconductor epitaxial substrate; and a process for producing the same. There is provided a compound semiconductor epitaxial substrate comprising a single crystal substrate, a lattice mismatch compound semiconductor layer and a stress compensation layer, wherein the lattice mismatch compound semiconductor layer and the stress compensation layer are disposed on an identical surface side of the single crystal substrate, wherein there is no occurrence of lattice relaxation in the lattice mismatch compound semiconductor layer as well as the stress compensation layer, and wherein Ls representing the lattice constant of the single crystal substrate, Lm representing the lattice constant of the lattice mismatch compound semiconductor layer and Lc representing the lattice constant of the stress compensation layer satisfy the formula: LmLs>Lc (2a). Moreover, there is provided a process for producing a compound semiconductor epitaxial substrate, comprising the steps of: (1) carrying out epitaxial growth of compound semiconductor layer (I) in which no lattice relation occurs on a single crystal substrate, and (2) carrying out epitaxial growth of compound semiconductor layer (II) in which no lattice relation occurs on the obtained compound semiconductor layer (I), wherein Ls representing the lattice constant of the single crystal substrate, LI representing the lattice constant of the compound semiconductor layer (I) and LII representing the lattice constant of the compound semiconductor layer (II) satisfy the formula: LIII< (1b), or LI>Ls>LII (2b).
(FR)Il est prévu un substrat épitaxial semi-conducteur composé; et un procédé de fabrication de celui-ci. Il est prévu un substrat épitaxial semi-conducteur composé comprenant un simple substrat de cristal, une couche semi-conductrice composé de désadaptation de treillis et une couche de soulagement de contrainte, caractérisé en ce que la couche semi-conductrice composé de désadaptation de treillis et la couche de soulagement de contrainte sont disposées sur un côté superficiel identique du simple substrat de cristal, en ce qu'il n'y pas de relâchement du treillis dans la couche semi-conductrice composé de désadaptation de treillis ni dans la couche de soulagement de contrainte, et en ce que Ls représentant la constante de treillis du simple substrat de cristal, Lm représentant la constante de treillis de la couche semi-conductrice composé de désadaptation de treillis et Lc représentant la constante de treillis de la couche de soulagement de contrainte satisfont à la formule : LmLs>Lc (2a). Il est également prévu un procédé de fabrication d'un substrat épitaxial semi-conducteur composé, comprenant les phases suivantes : (1) réalisation de la croissance épitaxiale de couche semi-conductrice composé (I) dans laquelle aucun relâchement de treillis ne se produit sur un simple substrat de cristal, et (2) réalisation de la croissance épitaxiale de couche semi-conductrice composé (II) dans laquelle aucun relâchement de treillis ne se produit sur la couche semi-conductrice composé obtenue (I), où Ls représentant la constante de treillis du simple substrat de cristal, LI représentant la constante de treillis de la couche semi-conductrice composé (I) et LII représentant la constante de treillis de la couche semi-conductrice composé (II) satisfont à la formule : LIII (1b), ou L>I>Ls>LII (2b).
(JA)化合物半導体エピタキシャル基板及びその製造方法を提供する。 化合物半導体エピタキシャル基板は、単結晶基板、格子不整合化合物半導体層及び応力補償層を含み、かつ、格子不整合化合物半導体層及び応力補償層は、単結晶基板に対して同一面側にあり、格子不整合化合物半導体層は、格子緩和が生じていず、応力補償層は、格子緩和が生じていず; 単結晶基板の格子定数Ls、格子不整合化合物半導体層の格子定数Lm、及び、応力補償層の格子定数Lcは、式(1a)又は(2a) Lm<Ls<Lc (1a) Lm>Ls>Lc (2a)を満足する。 化合物半導体エピタキシャル基板の製造方法は、(1)及び(2)の工程を含む。(1) 単結晶基板の上に、格子緩和が生じない化合物半導体層Iをエピタキシャル成長させ、(2) 得られた化合物半導体層Iの上に、格子緩和が生じない化合物半導体層IIをエピタキシャル成長させ; 単結晶基板の格子定数Ls、化合物半導体層Iの格子定数L、及び、化合物半導体層IIの格子定数LIIは、式(1b)又は(2b)を満足する。L<Ls<LII (1b) L>Ls>LII (2b)
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)