WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2005/117050    International Application No.:    PCT/JP2005/009096
Publication Date: 08.12.2005 International Filing Date: 18.05.2005
H01H 33/59 (2006.01), H02H 3/087 (2006.01)
Applicants: Pioneer Corporation [JP/JP]; 4-1, Meguro 1-chome, Meguro-ku, Tokyo 1538654 (JP) (For All Designated States Except US).
YOSHIMURA, Hideaki [JP/JP]; (JP) (For US Only).
YAGAMI, Heihachiro [JP/JP]; (JP) (For US Only)
Inventors: YOSHIMURA, Hideaki; (JP).
YAGAMI, Heihachiro; (JP)
Agent: KOBASHI, Nobukiyo; 4F Ebisu MF Building 14th, 6-10, Ebisuminami 1-chome, Shibuya-ku, Tokyo 1500022 (JP)
Priority Data:
2004-159244 28.05.2004 JP
(JA) 電流遮断装置
Abstract: front page image
(EN)There is provided a current interrupter for inhibiting inflow of an excessive current to a load. A resistor R and an interrupting section (7) are connected to a current path between an input terminal P1 and an output terminal P2 connected to a load. A PNP transistor (8) and an NPN transistor (9) constituting a positive feedback circuit each other are connected to the two ends N1 and N2 of the resistor R. The interrupting section (7) is on/off-controlled by the collector voltage of the NPN transistor (9). When an excessive current Io flows into the current path, the PNP transistor (8) is turned on according to a voltage appearing across the resistor R. Furthermore, the NPN transistor (9) is turned on and the interrupting section (7) is turned off, thereby interrupting inflow of current to the load.
(FR)Est fourni un rupteur pour inhiber l’arrivée d’un courant excessif dans une charge. Une résistance R et une section d’interruption (7) sont connectées à un chemin de courant entre une borne d’entrée P1 et une borne de sortie P2 connectées à une charge. Un transistor PNP (8) et un transistor NPN (9) constituant chacun un circuit de réaction positive sont connectés aux deux extrémités N1 et N2 de la résistance R. La section d’interruption (7) est contrôlée en passant/bloqué par la tension de collecteur du transistor NPN (9). Lorsqu’un courant excessif Io circule dans le chemin de courant, le transistor PNP (8) est mis en l’état passant en fonction d’une tension apparaissant à la résistance R. En outre, le transistor NPN (9) est mis en l’état passant et la section d’interruption (7) est mise en l’état bloqué, interrompant ainsi l’afflux de courant vers la charge.
(JA) 本発明は、負荷への過大電流の流入を抑止する電流遮断装置を提供することを目的とする。  負荷が接続される出力端子P2と入力端子P1間の電流路に、抵抗Rと遮断部7を接続し、互いに正のフィードバック回路を構成するPNPトランジスタ8とNPNトランジスタ9を抵抗Rの両端N1,N2に接続すると共に、NPNトランジスタ9のコレクタ電圧によって遮断部7をオンオフ制御する。電流路に過大電流Ioが流入すると、抵抗Rに生じる電圧に応じてPNPトランジスタ8がオン状態となり、更にNPNトランジスタ9がオン状態となって、遮断部7がオフ状態となることで、負荷への電流の流入を遮断する。
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)