WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2005114743) WIDE BANDGAP TRANSISTORS WITH MULTIPLE FIELD PLATES
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2005/114743    International Application No.:    PCT/US2005/012821
Publication Date: 01.12.2005 International Filing Date: 14.04.2005
Chapter 2 Demand Filed:    29.06.2006    
IPC:
H01L 29/778 (2006.01), H01L 29/06 (2006.01)
Applicants: CREE, INC. [US/US]; 4600 Silicon Drive, Durham, NC 27703 (US) (For All Designated States Except US)
Inventors: WU, Yifeng; (US).
PARIKH, Primit; (US).
MISHRA, Umesh; (US).
MOORE, Marcia; (US)
Agent: HEYBL, Jaye, G.; Koppel, Jacobs, Patrick & Heybl, Suite 107, 555 St. Charles Drive, Thousand Oaks, CA 91360 (US)
Priority Data:
60/570,518 11.05.2004 US
10/976,422 29.10.2004 US
Title (EN) WIDE BANDGAP TRANSISTORS WITH MULTIPLE FIELD PLATES
(FR) TRANSISTORS A LARGE BANDE INTERDITE COMPRENANT DE MULTIPLES PLAQUES DE CHAMP
Abstract: front page image
(EN)A transistor comprising a plurality of active semiconductor layers on a substrate, with source and drain electrodes in contact with the semiconductor layers. A gate is formed between the source and drain electrodes and on the plurality of semiconductor layers. A plurality of field plates are arranged over the semiconductor layers, each of which extends from the edge of the gate toward the drain electrode, and each of which is isolated from said semiconductor layers and from the others of the field plates. The topmost of the field plates is electrically connected to the source electrode and the others of the field plates are electrically connected to the gate or the source electrode.
(FR)La présente invention concerne un transistor comprenant une pluralité de couches de semi-conducteur actives appliquées sur un substrat, des électrodes source et drain étant en contact avec les couches de semi-conducteur. Une porte est formée entre les électrodes source et drain et sur la pluralité de couches de semi-conducteur. Une pluralité de plaques de champ sont disposées sur les couches de semi-conducteur, chacune d'entre elles s'étendant du bord de la porte vers l'électrode drain, et chacune d'entre elles étant isolée desdites couches de semi-conducteur et des autres plaques de champ. La plaque de champ située la plus sur le dessus est connectée électriquement à l'électrode source, et les autres plaques de champ sont connectées électriquement à l'électrode porte ou source.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)