WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2005114732) SEMICONDUCTOR INTEGRATED CIRCUIT INCLUDING METAL MESH STRUCTURE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2005/114732    International Application No.:    PCT/US2005/016549
Publication Date: 01.12.2005 International Filing Date: 13.05.2005
IPC:
H01L 23/522 (2006.01)
Applicants: SILICON LABORATORIES, INC. [US/US]; 4635 Boston Lane, Austin, TX 78735 (US) (For All Designated States Except US).
MARQUES, Augusto, M. [PT/US]; (US) (For US Only)
Inventors: MARQUES, Augusto, M.; (US)
Agent: MEYERTONS, HOOD, KIVLIN, KOWERT & GOETZEL, P.C.; KIVLIN, B. Noel, P.O. Box 398, Austin, TX 78767-0398 (US)
Priority Data:
60/570,602 13.05.2004 US
11/014,143 16.12.2004 US
Title (EN) SEMICONDUCTOR INTEGRATED CIRCUIT INCLUDING METAL MESH STRUCTURE
(FR) CIRCUIT INTEGRE SEMI-CONDUCTEUR COMPRENANT UNE STRUCTURE DE MAILLAGE METALLIQUE
Abstract: front page image
(EN)A metal mesh structure for use in an integrated circuit is described. In one embodiment, a semiconductor integrated circuit includes a first region including, for example, a device layer having one or more active semiconductor devices. The circuit also includes a second region, which may include a metalization layer including circuit wires. The circuit further includes a layer of metal mesh interposed between the first and second regions, and which may be implemented on at least a portion of another metalization layer.
(FR)L'invention concerne une structure de maillage métallique à utiliser dans un circuit intégré. Dans un mode de réalisation de l'invention, un circuit intégré semi-conducteur comprend une première partie comprenant, par exemple: une couche de dispositif présentant au moins un dispositif semi-conducteur actif. Le circuit comprend également une seconde zone, qui peut comprendre une couche de métallisation comprenant des fils de circuit. Le circuit peut également comprendre une couche de maillage métallique intercalée entre la première partie et la seconde partie, et peut être mise en oeuvre sur au moins une partie d'une autre couche de métallisation.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)