WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2005114667) INTERNAL VOLTAGE GENERATOR SCHEME AND POWER MANAGEMENT METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2005/114667    International Application No.:    PCT/US2005/016008
Publication Date: 01.12.2005 International Filing Date: 06.05.2005
IPC:
G05F 1/10 (2006.01), G05F 3/02 (2006.01), G05F 3/16 (2006.01), G05F 3/20 (2006.01)
Applicants: ZMOS TECHNOLOGY, INC. [US/US]; 1290 Oakmead Parkway, Suite 318, Sunnyvale, CA 94085 (US) (For All Designated States Except US).
CHOI, Myung, Chan [KR/US]; (US) (For US Only)
Inventors: CHOI, Myung, Chan; (US)
Agent: O'BANION, John, P.; O'Banion & Ritchey LLP, 400 Capitol Mall, Suite 1550, Sacramento, CA 95814 (US)
Priority Data:
60/571,063 14.05.2004 US
Title (EN) INTERNAL VOLTAGE GENERATOR SCHEME AND POWER MANAGEMENT METHOD
(FR) ENSEMBLE GENERATEUR DE TENSION INTERNE ET PROCEDE DE GESTION DE L'ALIMENTATION
Abstract: front page image
(EN)Apparatus and method for generating internal voltages (IVCC) within an integrated circuit. Current drivers are configured to pass current from external sources (EVCC) to internal power lines (IVCC) in response to circuit power needs and operating mode (e.g., active, stand-by, deep power down). Single current drivers (Fig. 2-Fig. 4) can be modulated on one or more internal supply lines (IVCC), preferably in response to comparing (with AMP2 - AMP4) the internal voltage supply line (IVCC) with a reference voltage (Vref2-VreF3). Additional embodiments describe parallel current drivers (MN1-MN4 and MP1-MP4 of Fig. 5), preferably configured with differing current carrying capacity, switched singly or in combinations to control internal voltage supply line power (IVSS1, IVSS2, IVCCl, or IVCC2) in response to the operating mode of the integrated circuit (state of signals C1-C22, and C1B-C22). The invention is directed toward reducing both power dissipation and current leakage, especially under stand-by and power-down operating modes.
(FR)Procédé et appareil de génération de tensions internes au sein d'un circuit intégré. Des préamplificateurs de puissance sont adaptés pour faire passer un courant depuis de sources externes vers des lignes d'alimentation internes en fonction des besoins en courant du circuit et du mode de fonctionnement (par exemple actif, veille, mise hors tension profonde, etc.). Les préamplificateurs de puissance présentent de préférence des seuils de commutation éventuellement compris dans la plage de tension des lignes d'alimentation en tension interne. Les préamplificateurs de puissance individuels sont modulables sur une ou plusieurs lignes d'alimentation internes, de préférence en réponse à une comparaison de la ligne d'alimentation en tension interne avec une tension de référence. Les modes de réalisation supplémentaire comportent des préamplificateurs de puissance parallèles, de préférence configurés avec des intensités admissibles différentes, et commutés individuellement ou en association afin de réguler la puissance de la ligne d'alimentation en tension interne en fonction du mode de fonctionnement du circuit intégré. Le but de l'invention et de réduire la sensibilité aux bruits et de diminuer à la fois la dissipation de puissance et les fuites de courant, notamment en mode veilleuse et en mode hors tension.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)