WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2005109516) SPLIT-CHANNEL ANTIFUSE ARRAY ARCHITECTURE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2005/109516    International Application No.:    PCT/CA2005/000701
Publication Date: 17.11.2005 International Filing Date: 06.05.2005
IPC:
G11C 17/16 (2006.01), H01L 21/336 (2006.01), H01L 27/115 (2006.01), H01L 29/66 (2006.01), H01L 29/78 (2006.01)
Applicants: SIDENSE CORP. [CA/CA]; 349 Terry Fox Drive, Kanata, Ontario K2K 2V6 (CA) (For All Designated States Except US).
KURJANOWICZ, Wlodek [CA/CA]; (CA) (For US Only)
Inventors: KURJANOWICZ, Wlodek; (CA)
Agent: HUNG, Shin; Borden Ladner Gervais LLP, World Exchange Plaza, 100 Queen Street, Suite 1100, Ottawa, Ontario K1P 1J9 (CA)
Priority Data:
60/568,315 06.05.2004 US
Title (EN) SPLIT-CHANNEL ANTIFUSE ARRAY ARCHITECTURE
(FR) ARCHITECTURE DE RESEAU DE TRANSISTORS ANTI-FUSIBLES A CANAUX PARTAGES
Abstract: front page image
(EN)Generally, the present invention provides a variable thickness gate oxide anti-fuse transistor device that can be employed in a non-volatile, one-time-programmable (OTP) memory array application. The anti-fuse transistor can be fabricated with standard CMOS technology, and is configured as a standard transistor element having a source diffusion, gate oxide, polysilicon gate and optional drain diffusion. The variable gate oxide underneath the polysilicon gate consists of a thick gate oxide region and a thin gate oxide region, where the thin gate oxide region acts as a localized breakdown voltage zone. A conductive channel between the polysilicon gate and the channel region can be formed in the localized breakdown voltage zone during a programming operation. In a memory array application, a wordline read current applied to the polysilicon gate can be sensed through a bitline connected to the source diffusion, via the channel of the anti-fuse transistor. More specifically, the present invention provides an effective method for utilizing split channel MOS structures as an anti-fuse cell suitable for OTP memories.
(FR)La présente invention concerne un transistor anti-fusible à oxyde de grille d'épaisseur variable pouvant être utilisé dans une application de réseau de mémoire à circuits programmables une fois. Ce transistor anti-fusible peut être fabriqué avec une technologie CMOS standard et est conçu sous forme d'élément de transistor standard comportant une source diffuse, un oxyde de grille, une grille en silicium polycristallin et éventuellement un drain diffus. L'oxyde de grille d'épaisseur variable situé sous la grille en silicium polycristallin est constitué d'une région d'oxyde de grille épaisse et d'une région d'oxyde de grille mince, la région d'oxyde de grille mince agissant comme une zone de tension de claquage localisée. Un canal conducteur situé entre la grille en silicium polycristallin et la région de canal peut être formée dans la zone de tension de claquage localisée durant l'opération de programmation. Dans une application de réseau de mémoire, un courant de lecture de ligne de mot appliqué à la grille de silicium polycristallin peut être détecté par une ligne de bit connectée à la source diffuse, par l'intermédiaire du canal du transistor anti-fusible. La présente invention concerne plus précisément un procédé efficace destiné à l'utilisation de structures MOS à canaux partagés comme une cellule anti-fusible convenant à des mémoires à circuits programmables une fois.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)