WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2005109437) PFET NONVOLATILE MEMORY
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2005/109437    International Application No.:    PCT/US2005/015606
Publication Date: 17.11.2005 International Filing Date: 04.05.2005
Chapter 2 Demand Filed:    05.12.2005    
IPC:
G11C 16/04 (2006.01), H01L 27/115 (2006.01)
Applicants: IMPINJ, INC. [US/US]; 501 N. 34th Street, Suite 100, Seattle, WA 98103 (US) (For All Designated States Except US).
PESAVENTO, Alberto [IT/US]; (US) (For US Only).
BERNARD, Fréderic, J. [FR/FR]; (FR) (For US Only).
HYDE, John, D. [US/US]; (US) (For US Only)
Inventors: PESAVENTO, Alberto; (US).
BERNARD, Fréderic, J.; (FR).
HYDE, John, D.; (US)
Agent: RITCHIE, David, B.; Thelen, Reid & Priest, LLP, P.O. Box 640640, San Jose, CA 95164-0640 (US)
Priority Data:
10/839,985 05.05.2004 US
Title (EN) PFET NONVOLATILE MEMORY
(FR) MEMOIRE NON VOLATILE PFET
Abstract: front page image
(EN)A nonvolatile memory cell is constructed using a floating-gate pFET readout transistor having its source tied to a power source (Vdd) and its drain providing a current which can be sensed to determine the state of the cell. The gate of the pFET readout transistor provides for charge storage which can be used to represent information such as binary bits. A control capacitor structure having its first terminal coupled to a first voltage source and its second terminal coupled to the floating gate and a tunneling capacitor structure having its first terminal coupled to a second voltage source and its second terminal coupled to the floating gate are utilized in each embodiment. The control capacitor structure is fabricated so that it has much more capacitance than does the tunneling capacitor structure (and assorted stray capacitance between the floating gate and various other nodes of the cell). Manipulation of the voltages applied to the first voltage source and second voltage source (and Vdd) controls an electric field across the capacitor structure and pFET dielectrics and thus Fowler-Nordheim tunneling of electrons onto and off of the floating gate, thus controlling the charge on the floating gate and the information value stored thereon.
(FR)L'invention concerne une cellule de mémoire non volatile construite au moyen d'un transistor d'affichage pFET à portillon flottant dont la source est liée à une source d'énergie (Vdd) et dont le drain fournit un courant qui peut être détecté afin de déterminer l'état de la cellule. Le portillon du transistor d'affichage pFET assure un stockage de charge qui peut servir à représenter des informations telles que des bits binaires. Une structure de condensateur de commande dont la première borne est couplée à une première source de tension tandis que la seconde est couplée au portillon flottant et une structure de condensateur tunnel dont la première borne est couplée à une seconde source de tension tandis que la seconde est couplée au portillon flottant sont utilisées dans chaque mode de réalisation. La structure de condensateur de commande est conçue de façon qu'elle dispose d'une capacité beaucoup plus importante que la structure de tunnel (et d'une capacité résiduelle assortie entre le portillon flottant et divers autres noeuds de la cellule). La manipulation des tensions appliquées à la première source de tension et à la seconde source de tension (et Vdd) permet de commander un champ électrique à travers la structure de condensateur et le diélectrique pFET et, par conséquent, la transmission tunnel Fowler-Nordheim d'électrons sur et hors du portillon flottant, commandant ainsi la charge appliquée sur le portillon flottant et les valeurs d'informations qui y sont stockées.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)