WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2005107080) SENDING AND/OR RECEIVING SERIAL DATA WITH BIT TIMING AND PARALLEL DATA CONVERSION
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2005/107080    International Application No.:    PCT/US2005/009311
Publication Date: 10.11.2005 International Filing Date: 17.03.2005
IPC:
H03M 7/00 (2006.01), H03M 9/00 (2006.01), H04L 7/00 (2006.01), H04M 9/00 (2006.01)
Applicants: FOWLER, Michael, L. [US/US]; (US).
BOOMER, James, B. [US/US]; (US)
Inventors: FOWLER, Michael, L.; (US).
BOOMER, James, B.; (US)
Agent: PAUL, Edwin, H.; Cesari and McKenna, LLP, 88 Black Falcon Avenue, Boston, MA 02110 (US)
Priority Data:
10/824,747 15.04.2004 US
Title (EN) SENDING AND/OR RECEIVING SERIAL DATA WITH BIT TIMING AND PARALLEL DATA CONVERSION
(FR) ENVOI ET/OU RECEPTION DE DONNEES EN SERIE AVEC SYNCHRONISATION DES BITS ET CONVERSION DE DONNEES EN PARALLELE
Abstract: front page image
(EN)A serializer and a de-serializer are disclosed and shown operating singly or as a pair. The invention operates independently from any outside system reference clock. The inventive system provides an internal bit clock that serializes the data when send­ing and de-serializes the data when receiving. A bit clock or pulse travels with the data word bits to define when a bit is stable. The system uses word boundary bits operating with a bit clock to distinguish different data words, as described in the parent applica­tion. The system operates either synchronously or asynchronously with the base com­puter or other such digital system, including I/O devices. The invention finds use where new data to be sent is strobed into the serializer, but also where a change in the data bit content itself will cause the changed data to be loaded into the serializer and sent bit by bit. The system operates where new data is strobed or loaded by the serial­izer (not the base computer system) when the last data word has been sent. In this case a signal is generated when the last word has been sent in the serializer that causes new is data to be loaded for sending. Half duplex and full duplex configurations as disclosed. Similar, corresponding operations occur at the deserializer.
(FR)L'invention concerne un convertisseur parallèle-série et un convertisseur série-parallèle fonctionnant individuellement ou en couple. Le système de l'invention fonctionne indépendamment de tout horloge de référence d'un système extérieur. Il met en oeuvre une horloge binaire interne qui sérialise les données au moment de leur réception. Une horloge ou impulsion binaire accompagne les bits de mots de données pour déterminer le moment où un bit est stable. Le système utilise des bits de frontière de mots fonctionnant avec une horloge binaire pour distinguer différents mots de données, comme cela est décrit dans la demande principale Le système fonctionne soit de manière synchrone, soit de manière asynchrone avec l'ordinateur de base ou un autre système numérique similaire, dont des dispositifs d'E-S. Le système de l'invention s'applique lorsque de nouvelles données à envoyer sont strobées dans le convertisseur parallèle-série, mais aussi lorsqu'une modification du contenu des bits de données lui-même devra entraîner le chargement des données modifiées dans le convertisseur parallèle-série et leur transmission bit par bit. Le système s'applique lorsque de nouvelles données sont strobées ou chargées par le convertisseur parallèle-série (et non l'ordinateur de base) et lorsque le dernier mot de données a été envoyé. Dans ce cas, un signal est généré lorsque le dernier mot a été transmis dans le convertisseur parallèle-série pour entraîner le chargement et l'envoi des nouvelles données. On décrit des configurations en semi-duplex ou en duplex intégral. Des opérations correspondantes similaires sont effectuées au niveau du convertisseur série-parallèle.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)