WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2005069001) MICROWELL ARRAY CHIP AND ITS MANUFACTURING METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2005/069001    International Application No.:    PCT/JP2004/014285
Publication Date: 28.07.2005 International Filing Date: 22.09.2004
IPC:
G01N 33/53 (2006.01), G01N 37/00 (2006.01)
Applicants: TOYAMA PREFECTURE [JP/JP]; 1-7, Shinsogawa Toyama-shi, Toyama 9308501 (JP) (For All Designated States Except US).
MURAGUCHI, Atsushi [JP/JP]; (JP).
KISHI, Hiroyuki [JP/JP]; (JP).
TOKIMITSU, Yoshiharu [JP/JP]; (JP).
KONDO, Sachiko [JP/JP]; (JP).
OBATA, Tsutomu [JP/JP]; (JP) (For US Only).
FUJIKI, Satoshi [JP/JP]; (JP) (For US Only).
YOKOYAMA, Yoshiyuki [JP/JP]; (JP) (For US Only).
NABESAWA, Hirofumi [JP/JP]; (JP) (For US Only).
TAKABAYASHI, Sotohiro [JP/JP]; (JP) (For US Only).
TANINO, Katsumi [JP/JP]; (JP) (For US Only)
Inventors: MURAGUCHI, Atsushi; (JP).
KISHI, Hiroyuki; (JP).
TOKIMITSU, Yoshiharu; (JP).
KONDO, Sachiko; (JP).
OBATA, Tsutomu; (JP).
FUJIKI, Satoshi; (JP).
YOKOYAMA, Yoshiyuki; (JP).
NABESAWA, Hirofumi; (JP).
TAKABAYASHI, Sotohiro; (JP).
TANINO, Katsumi; (JP)
Agent: SIKS & CO.; Kyobashi-Nisshoku Bldg. 8th Floor 8-7, Kyobashi 1-chome Chuo-ku, Tokyo 1040031 (JP)
Priority Data:
2003-333363 25.09.2003 JP
2003-336771 29.09.2003 JP
2003-336793 29.09.2003 JP
Title (EN) MICROWELL ARRAY CHIP AND ITS MANUFACTURING METHOD
(FR) PUCE DE RESEAU DE MICROPUITS ET SON PROCEDE DE FABRICATION
(JA) マイクロウェルアレイチップ及びその製造方法
Abstract: front page image
(EN)A microwell array chip comprising microwells in one major surface of a substrate. Each microwell has such a shape and dimensions that it contains only one living cell. On the major surface of the substrate where the openings of the microwells are provided, markers for the microwells are provided. Another microwell array chip comprising microwells in one major surface of a substrate. Each microwell has such a shape and dimensions that it contains only one living cell. A projection portion narrowing the opening of each microwell is disposed in the opening. A method for manufacturing the microwell array chip comprises a step of forming a film at least on one major surface of a substrate, a step of applying a resist to the formed film, a step of exposing the resist surface through a mask having a microwell pattern and removing the uncured portion of the resist, a step of making a hole of microwell array shape by etching the film and the exposed portion of the substrate, and a step of removing the resist. Further, another microwell array chip of a silicon having microwells in each of which one living cell of a subject is contained. Each microwell has such a shape and dimensions that it contains only one living cell.
(FR)La présente invention a trait à une puce de réseau de micropuits comportant des micropuits dans une surface principale d'un substrat. Chaque micropuits présente une forme et des dimensions telles qu'il contient une unique cellule vivante. Sur la surface principale du substrat où les ouvertures des micropuits sont prévues, sont disposés des marqueurs pour les micropuits. Une autre puce de réseau de micropuits comporte des micropuits dans une surface principale d'un substrat. Chaque micropuits présente une forme et des dimensions telles qu'il contient une unique cellule vivante. Une portion en saillie rétrécissant l'ouverture de chaque micropuits est disposée dans l'ouverture. L'invention a également trait à un procédé de fabrication d'une puce de réseau de micropuits comprenant les étapes suivantes : la formation d'un film au moins sur une surface principale d'un substrat, l'application d'une réserve au film ainsi formé, l'exposition de la surface de réserve à travers un masque ayant une configuration de micropuits et le retrait de la portion non traitée de la réserve, la réalisation d'un orifice en forme de réseau de micropuits par la gravure du film et de la portion exposée du substrat, et l'élimination de la réserve. En outre, une autre puce de réseau de micropuits d'un silicium ayant des micropuits dans chacun desquels est contenue une cellule vivante d'un sujet. Chaque micropuits présente une forme et des dimensions telles qu'il contient une unique cellule vivante.
(JA)基板の一方の主表面に複数個のマイクロウェルを有し、前記マイクロウェルは、1つのマイクロウェルに1つの生体細胞のみが格納される形状及び寸法を有するマイクロウェルアレイチップであって、マイクロウェルの開口と同一の基板表面上にマイクロウェルのマーカーを有するマイクロウェルアレイチップ。基板の一方の主表面に複数個のマイクロウェルを有し、前記マイクロウェルは、1つのマイクロウェルに1つの生体細胞のみが格納される形状及び寸法を有するマイクロウェルアレイチップ。前記マイクロウェルの開口部に、開口部を狭めるように突起部を有する。このマイクロウェルアレイチップの製造方法。基板の少なくとも一方の主表面に膜を形成する工程、形成した膜の上に、レジストを塗布する工程、前記レジスト面にマイクロウェルパターンを有するマスクを介して露光し、レジストの非硬化部分を除去する工程、前記膜及び基板の露出部をエッチングしてマイクロウェルアレイ形状の穴を空ける工程、及びレジストを除去する工程を有する。複数個のマイクロウェルを有し、各マイクロウェルに1個の被検体生体細胞を格納して用いられるシリコン製のマイクロウェルアレイチップ。前記マイクロウェルは、1つのマイクロウェルに1つの生体細胞のみが格納される形状及び寸法を有する。
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)