(EN) A memory device having memory cells supplied with a separate higher voltage power than the separate power supplied to memory logic, and a lower power state that entails removing power from at least some of the logic such that refresh operations to preserve the contents of the memory cells continue to take place, but at least some of the interface to the memory device is powered down to reduce power consumption.
(FR) L'invention concerne un dispositif de mémoire comprenant des cellules de mémoire alimentées en tension séparée supérieure à celle fournie au circuit logique de mémoire, et un état de puissance inférieur impliquant le retrait de puissance d'au moins un circuit logique, de sorte que les opération de rafraîchissement permettant de conserver le contenu des cellules de mémoire continues se poursuivent, mais qu'au moins l'interface vers le dispositif de mémoire soit mise hors tension pour réduire la consommation d'énergie.