WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2005066966) FIXED PHASE CLOCK AND STROBE SIGNALS IN DAISY CHAINED CHIPS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2005/066966    International Application No.:    PCT/US2004/043426
Publication Date: 21.07.2005 International Filing Date: 23.12.2004
IPC:
G06F 13/16 (2006.01), G11C 7/10 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard, Santa Clara, CA 95052 (US) (For All Designated States Except US).
MOONEY, Stephen, R. [US/US]; (US) (For US Only).
KENNEDY, Joseph, T. [US/US]; (US) (For US Only)
Inventors: MOONEY, Stephen, R.; (US).
KENNEDY, Joseph, T.; (US)
Agent: MALLIE, Michael, J.; Blakely, Sokoloff, Taylor & Zafman LLP, 7th Floor, 12400 Wilshire Boulevard, Los Angeles, CA 90025 (US)
Priority Data:
10/749,677 30.12.2003 US
Title (EN) FIXED PHASE CLOCK AND STROBE SIGNALS IN DAISY CHAINED CHIPS
(FR) SIGNAUX D'HORLOGE ET STROBOSCOPIQUES EN PHASE FIXE DANS DES PUCES EN CASCADE
Abstract: front page image
(EN)In some embodiments, a chip includes first and second ports to provide first and second received data signals and first and second received strobe signal, respectively. An internal clock signal has a fixed phase relationship to the first received strobe signal and the second received strobe signal has an arbitrary phase relationship with the internal clock signal. First and second write blocks latch the first and second received data signals synchronously with the first and second received strobe signals, respectively. Other embodiments are described and claimed.
(FR)Dans certains modes de réalisation, la présente invention a trait à une puce comportant des premier et deuxième ports pour fournir des premier et deuxième signaux de données reçus et un premier et un deuxième signal stroboscopiques reçus, respectivement. Un signal d'horloge interne présente une relation de phase fixe avec le premier signal stroboscopique reçu et le deuxième signal stroboscopique reçu présente une relation de phase arbitraire avec le signal d'horloge interne. Des premier et deuxième blocs verrouillent les premier et deuxième signaux de données reçus de manière synchrone avec les premier et deuxième signaux stroboscopiques reçus, respectivement. L'invention a également trait à d'autres modes de réalisation.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)