WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2005066777) APPARATUS AND METHODS TO AVOID FLOATING POINT CONTROL INSTRUCTIONS IN FLOATING POINT TO INTEGER CONVERSION
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2005/066777    International Application No.:    PCT/US2004/041849
Publication Date: 21.07.2005 International Filing Date: 15.12.2004
IPC:
G06F 9/45 (2006.01), H03M 7/24 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Blvd. Mailstop SC4-202 Santa Clara, CA 95052-8119 (US) (For All Designated States Except US)
Inventors: ZHANG, Qi; (CN).
LI, Jianhui; (CN).
ETZION, Orna; (IL)
Agent: COHEN, Mark, S.; Eitan, Pearl, Latzer & Cohen-Zedek, L.L.P. 10 Rockefeller Plaza Suite 1001 New York NY 10020 (US)
Priority Data:
10/743,30710 23.12.2003 US
Title (EN) APPARATUS AND METHODS TO AVOID FLOATING POINT CONTROL INSTRUCTIONS IN FLOATING POINT TO INTEGER CONVERSION
(FR) APPAREIL ET PROCEDES PERMETTANT D'EVITER DES INSTRUCTIONS DE CONTROLE DE POINT FLOTTANT DANS UNE CONVERSION DE POINT FLOTTANT EN NOMBRE ENTIER
Abstract: front page image
(EN)A binary translation module is to translate a first sequence of instructions associated with a source architecture into a second sequence of instructions associated with a target architecture. The first sequence includes one or more floating point control instructions and the second sequence does not include a floating point control instruction. Results produced by executing the second sequence on a processor that complies with the target architecture are substantially the same as results produced by executing the first sequence on a processor that complies with the source architecture.
(FR)Selon la présente invention, un module de translation binaire est conçu pour translater une première séquence d'instructions associée à une architecture source dans une seconde séquence d'instructions associée à une architecture cible. La première séquence comprend au moins une instruction de contrôle de point flottant et la seconde séquence ne comprend pas une instruction de contrôle de point flottant. Les résultats engendrés par l'exécution de la seconde séquence au niveau d'un processeur qui n'est pas conforme à l'architecture cible sont pratiquement identiques aux résultats engendrés par l'exécution de la première séquence au niveau d'un processeur qui est conforme à l'architecture source.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)