WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2005064434) INTEGRATED CIRCUIT CLOCK DISTRIBUTION
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2005/064434    International Application No.:    PCT/IB2004/004026
Publication Date: 14.07.2005 International Filing Date: 06.12.2004
IPC:
G06F 1/06 (2006.01), G06F 1/10 (2006.01)
Applicants: KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL) (For All Designated States Except US).
DUVILLARD, Sylvain [FR/FR]; (FR) (For US Only).
DELBAERE, Isabelle [FR/FR]; (FR) (For US Only)
Inventors: DUVILLARD, Sylvain; (FR).
DELBAERE, Isabelle; (FR)
Agent: VAN OUDHEUSDEN-PERSET, Laure; Société Civile SPID, 156 Boulevard Haussmann, F-75008 PARIS (FR)
Priority Data:
03300273.4 19.12.2003 EP
Title (EN) INTEGRATED CIRCUIT CLOCK DISTRIBUTION
(FR) DISTRIBUTION D'HORLOGE PARMI DES CIRCUITS INTEGRES
Abstract: front page image
(EN)A circuit is provided with a plurality of interconnected logic blocks, a main clock generator for distributing a reference clock signal to the logic blocks. Each logic block in the circuit comprises a local clock generator that generates a set of synchronized local clock signals from the reference clock signal for further provision to respective elements of the logic block. In such a circuit, a phase shift is introduced between a set of local clock signals of a first block and a set of local clock signals of a second block.
(FR)Le circuit décrit comprend une pluralité de blocs logiques interconnectés et un générateur principal d'horloge pour distribuer un signal d'horloge de référence parmi les blocs logiques. Chaque bloc logique dans le circuit comprend un générateur d'horloge local qui génère un ensemble de signaux d'horloge locaux synchronisés sur la base du signal d'horloge de référence et le fournit aux éléments respectifs du bloc logique. Dans ce circuit, un déphasage est introduit entre un ensemble de signaux d'horloge locaux d'un premier bloc et un ensemble de signaux d'horloge locaux d'un deuxième bloc.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)