WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2005037732) MULTILAYER CERAMIC ELECTRONIC COMPONENT/FILM ELECTRONIC COMPONENT AND ITS MANUFACTURING METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2005/037732    International Application No.:    PCT/JP2004/015499
Publication Date: 28.04.2005 International Filing Date: 20.10.2004
Chapter 2 Demand Filed:    22.08.2005    
IPC:
C04B 35/645 (2006.01), C04B 35/26 (2006.01), C04B 35/468 (2006.01), C04B 35/491 (2006.01), C04B 35/638 (2006.01), C04B 35/64 (2006.01), H01G 13/00 (2013.01), H01G 4/12 (2006.01), H01G 4/30 (2006.01), H01L 41/187 (2006.01), H01L 41/39 (2013.01)
Applicants: NATIONAL INSTITUTE OF ADVANCED INDUSTRIAL SCIENCE AND TECHNOLOGY [JP/JP]; 3-1, Kasumigaseki 1-chome Chiyoda-ku, Tokyo 100-8921 (JP) (For All Designated States Except US).
SINTO V-CERAX, LTD [JP/JP]; 1, Honohara 3-chome Toyokawa-shi, Aichi 442-8505 (JP) (For All Designated States Except US).
KINEMUCHI, Yoshiaki [JP/JP]; (JP) (For US Only).
WATARI, Koji [JP/JP]; (JP) (For US Only).
UCHIMURA, Shoji [JP/JP]; (JP) (For US Only).
ISHIGURO, Hirohide [JP/JP]; (JP) (For US Only).
MORIMITSU, Hideki [JP/JP]; (JP) (For US Only)
Inventors: KINEMUCHI, Yoshiaki; (JP).
WATARI, Koji; (JP).
UCHIMURA, Shoji; (JP).
ISHIGURO, Hirohide; (JP).
MORIMITSU, Hideki; (JP)
Agent: SUDO, Masahiko; Shinyo Bldg. 6F 6-1, Nihonbashi-Muromachi 1-chome Chuo-ku, Tokyo 103-0022 (JP)
Priority Data:
2003-361311 21.10.2003 JP
Title (EN) MULTILAYER CERAMIC ELECTRONIC COMPONENT/FILM ELECTRONIC COMPONENT AND ITS MANUFACTURING METHOD
(FR) COMPOSANT ELECTRONIQUE MULTICOUCHE EN CERAMIQUE, COMPOSANT ELECTRONIQUE SOUS FORME DE FILM ET PROCEDE DE FABRICATION ASSOCIE
(JA) 積層型セラミックス電子部品・膜電子部品及びその製造方法
Abstract: front page image
(EN)The invention provides a baking method comprising a baking step for multilayer ceramic electronic components such as multilayer piezoelectric ceramic actuators and multilayer piezoelectric ceramic transformers and film-structure electronic components while suppressing cracking in layers and separation of layers due to contraction difference during heating. The inventions relates to a baking method including a baking step for baking a film or a multilayer structural body on a substrate, wherein a centrifugal force is exerted on the film or the interface of the multilayer in a vertical direction to effect pressure-sintering, and the contraction of the film or the interface between layers in a horizontal direction is significantly decreased so as to prevent defects. The intention further relates to a baking method improving the interface adhesion by matching the junction interface and to a film or multilayer structural body and a filmy or multilayer electronic member fabricated by the baking method. According to the invention, a multilayer ceramic electronic component and a film electronic component hardly causing defects such as cracking and delaminating can be manufactured and provided.
(FR)L'invention concerne un procédé d'étuvage consistant à étuver des composants électroniques multicouches en céramique, tels que des actionneurs piézoélectriques multicouches en céramique et des transformateurs piézoélectriques multicouches en céramique, et des composants électroniques présentant une structure de film, tout en supprimant les craquelures dans les couches et la séparation des couches causée par la différence de contraction pendant le chauffage. L'invention concerne également un procédé d'étuvage consistant à étuver un film ou un corps structurel multicouche sur un substrat, une force centrifuge s'exerçant sur le film ou sur l'interface de la structure multicouche dans le sens vertical, de sorte à effectuer un frittage sous pression, la contraction du film ou de l'interface entre les couches dans le sens horizontal étant sensiblement réduite afin de prévenir les défauts. L'invention concerne encore un procédé d'étuvage permettant d'améliorer l'adhérence d'interface par la mise en correspondance de l'interface de jonction entre un film ou un corps structurel multicouche et un élément électronique multicouche ou sous forme de film, fabriqué selon ledit procédé d'étuvage. La présente invention permet de fabriquer un composant électronique multicouche en céramique et un composant électronique sous forme de film, tout en évitant les défauts tels que les craquelures et le décollage.
(JA)   本発明は、積層型圧電セラミックアクチュエータや積層型圧電セラミックトランス等の積層セラミック電子部品及び膜構造電子部品の焼成行程において、加熱中の収縮差による層内のクラックの発生や層の剥離等を抑制する焼成方法等を提供するものであり、本発明は、基板上の膜又は積層構造体の焼成行程において、膜又は積層の界面に対し垂直方向に遠心力を負荷することにより、加圧焼結を達成し、それにより、膜又は層の界面に水平方向の収縮を大幅に減少させることにより、欠陥の発生を防ぐ焼成方法、接合界面の整合を図ることにより、界面接着力を向上させる焼成方法、該焼成方法を使用して作製された膜又は積層構造体、及び膜状又は積層電子部材に関する。本発明により、クラック及びデラミネーションなどの欠陥の発生を抑制した積層セラミックス電子部品及び膜電子部品を製造し、提供できる。
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)