WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2005034131) CLOCK RECEIVER CIRCUIT ARRANGEMENT, ESPECIALLY FOR SEMICONDUCTOR COMPONENTS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2005/034131    International Application No.:    PCT/EP2004/052126
Publication Date: 14.04.2005 International Filing Date: 10.09.2004
Chapter 2 Demand Filed:    24.02.2005    
IPC:
G11C 7/22 (2006.01), G11C 11/4076 (2006.01)
Applicants: INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Str. 53, 81669 München (DE) (For All Designated States Except US).
MINZONI, Alessandro [IT/US]; (US) (For US Only)
Inventors: MINZONI, Alessandro; (US)
Agent: JEHLE, Volker; Flüggenstrasse 13, 80639 München (DE)
Priority Data:
103 45 491.8 30.09.2003 DE
Title (DE) TAKT-RECEIVER-SCHALTUNGSANORDNUNG, INSBESONDERE FÜR HALBLEITER-BAUELEMENTE
(EN) CLOCK RECEIVER CIRCUIT ARRANGEMENT, ESPECIALLY FOR SEMICONDUCTOR COMPONENTS
(FR) CIRCUIT DE RECEPTION DE SIGNAUX D'HORLOGE CONÇU EN PARTICULIER POUR DES DISPOSITIFS A SEMI-CONDUCTEUR
Abstract: front page image
(DE)Die Erfindung betrifft ein Halbleiter­-Bauelement mit einer Receiver-, insbesondere Takt-Receiver-Schaltungsanordnung (1), sowie eine Receiver-, insbesondere Takt-Recciver-Schaltungsanordnung (1), mit einem an einen ersten Anschluss (3a) eines Halbleiter-­Bauelements anschliessbaren ersten Eingang (9a), und einem an einen zweiten Anschluss (3b) des Halbleiter-Bauelements anschliessbaren zweiten Eingang (8a), d a d u r c h g e k e n n z e i c h n e t, dass die Receiver-Schaltungsanordnung (1) mehrere, insbesondere mehr als drei Transfergates (4, 5, 6, 7) aufweist.
(EN)The invention relates to a semiconductor component comprising a receiver circuit arrangement, particularly a clock receiver circuit arrangement (1). Also disclosed is a receiver circuit arrangement, above all a clock receiver circuit arrangement (1), comprising a first input (9a) that can be connected to a first terminal (3a) of a semiconductor component and a second input (8a) which can be connected to a second terminal (3b) of said semiconductor component. The invention is characterized in that the receiver circuit arrangement (1) is provided with several, especially more than three, transfer gates (4, 5, 6, 7).
(FR)L'invention se rapporte à un dispositif à semi-conducteur comprenant un circuit de réception, en particulier un circuit de réception de signaux d'horloge (1). Cette invention concerne en outre un circuit de réception, en particulier un circuit de réception de signaux d'horloge (1) comportant une première entrée (9a) qui peut être connectée à une première borne (3a) d'un dispositif à semi-conducteur, ainsi qu'une deuxième entrée (8a) qui peut être connectée à une deuxième borne (3b) du dispositif à semi-conducteur. Cette invention est caractérisée en ce que le circuit de réception (1) comprend plusieurs grilles de transfert (4, 5, 6, 7), en particulier plus de trois grilles de transfert.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: German (DE)
Filing Language: German (DE)