WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2005032039) CIRCUIT ARRANGEMENT AND METHOD FOR PROCESSING A DUAL-RAIL SIGNAL
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2005/032039 International Application No.: PCT/DE2004/002133
Publication Date: 07.04.2005 International Filing Date: 24.09.2004
IPC:
H03K 5/151 (2006.01) ,H03K 19/00 (2006.01) ,H03K 19/003 (2006.01) ,H04L 9/06 (2006.01)
Applicants: ROTH, Manfred[DE/DE]; DE (UsOnly)
INFINEON TECHNOLOGIES AG[DE/DE]; St.-Martin-Str. 53 81669 München, DE (AllExceptUS)
Inventors: ROTH, Manfred; DE
Agent: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Ridlerstr. 55 80339 München, DE
Priority Data:
103 44 647.825.09.2003DE
Title (EN) CIRCUIT ARRANGEMENT AND METHOD FOR PROCESSING A DUAL-RAIL SIGNAL
(FR) CIRCUIT ET PROCEDE POUR TRAITER UN SIGNAL DOUBLE VOIE
(DE) SCHALTUNGSANORDNUNG UND VERFAHREN ZUR VERARBEITUNG EINES DUAL-RAIL-SIGNALS
Abstract: front page image
(EN) The invention relates to a circuit arrangement (1) for processing a dual rail signal, comprising two respective data inputs (A1, A2, B1, B2) for supplying at least one dual-rail input signal (<A, AN>, <B, BN>) and two respective data outputs (Z1, Z2) for emitting a dual-rail data output signal (<Z, ZN>) using the at least one dual-rail input signal (<A, AN>, <B, BN>). The circuit arrangement (1) is configured in such a way that a dual-rail data output signal (<Z, ZN>) with physical values corresponding to the physcial values of the data inputs (A1, A2, B1, B2) of the dual-rail data input signal (<A, AN>, <B, BN>) is emitted to data outputs (Z1, Z2) when the dual-rail data-input signal (<A, AN>, <B, BN>) is supplied to the data inputs (A1, A2, B1, B2) with the same physical values for at least one signal pair (A1/A2, B1/B2).
(FR) L'invention concerne un circuit (1) servant à traiter un signal double voie, comprenant respectivement deux entrées de données (A1, A2, B1, B2) servant à entrer au moins un signal d'entrée de données double voie (<A, AN>, <B, BN>), et respectivement deux sorties de données (Z1, Z2) servant à sortir un signal de sortie de données double voie (<Z, ZN>), au moyen du/des signal/signaux d'entrée de données double voie (<A, AN>, <B, BN>). Selon l'invention, le circuit (1) est configuré de manière que, lors de l'entrée du signal d'entrée de données double voie (<A, AN>, <B, BN>), avec des valeurs physiques identiques pour au moins une paire de signaux (A1/A2, B1/B2), au niveau des entrées de données (A1, A2, B1, B2), un signal de sortie de données double voie (<Z, ZN>) présentant des valeurs physiques qui sont concordantes avec les valeurs physiques des entrées de données (A1, A2, B1, B2) du signal d'entrée de données double voie (<A, AN>, <B, BN>) est sorti au niveau des sorties de données (Z1, Z2).
(DE) Die vorliegende Erfindung betrifft eine Schaltungsanordnung (1) zur Verarbeitung eines Dual-Rail-Signals mit je zwei Dateneingängen (A1, A2, B1, B2) zur Zuführung zumindest eines Dual-Rail-Dateneingangssignals (<A, AN>, <B, BN>) und je zwei Datenausgängen (Z1, Z2) zur Ausgabe eines Dual-Rail-Datenausgangssignals (<Z, ZN>) unter Verwendung des zumindest einen Dual-Rail-Dateneingangssignals (<A, AN>, <B, BN>), wobei die Schaltungsanordnung (1) derart ausgebildet ist, daß bei der Zuführung des Dual-Rail-Dateneingangssignals (<A, AN>, <B, BN>) mit gleichen physikalischen Werten für zumindest ein Signalpaar (A1/A2, B1/B2) an den Dateneingängen (A1, A2, B1, B2) ein Dual-Rail-Datenausgangssignal (<Z, ZN>) mit den physiklischen Werten der Dateneingänge (A1, A2, B1, B2) des Dual-Rail-Dateneingangssignals (<A, AN>, <B, BN>) übereinstimmende physikalische Werte an den Datenausgängen (Z1, Z2) ausgegeben wird.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: German (DE)
Filing Language: German (DE)