WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2005017968) SEMICONDUCTOR DEVICE PACKAGE AND METHOD FOR MANUFACTURING SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2005/017968    International Application No.:    PCT/US2004/026152
Publication Date: 24.02.2005 International Filing Date: 11.08.2004
IPC:
H01L 21/44 (2006.01)
Applicants: ADVANCED INTERCONNECT TECHNOLOGIES LIMITED [MU/MU]; c/o Valmet (Mauritius) Limited, 608 St. James Court, St. Denis Street, Port Louis (MU) (For All Designated States Except US).
ISLAM, Shafidul [US/US]; (US) (For US Only).
LAU, Daniel, Kwok; (US) (For US Only).
SAN ANTONIO, Romarico Santos [PH/ID]; (ID) (For US Only).
SUBAGIO, Anang [ID/ID]; (ID) (For US Only).
MCKERREGHAN, Michael Hannan [US/US]; (US) (For US Only).
LITILIT, Edmunda, Gut-Omen [PH/PH]; (PH) (For US Only)
Inventors: ISLAM, Shafidul; (US).
LAU, Daniel, Kwok; (US).
SAN ANTONIO, Romarico Santos; (ID).
SUBAGIO, Anang; (ID).
MCKERREGHAN, Michael Hannan; (US).
LITILIT, Edmunda, Gut-Omen; (PH)
Agent: OLSON, Timothy J.; Wiggin and Dana LLP, One Century Tower, P.O. Box 1832, New Haven, CT 06508-1832 (US)
Priority Data:
60/494,982 14.08.2003 US
Title (EN) SEMICONDUCTOR DEVICE PACKAGE AND METHOD FOR MANUFACTURING SAME
(FR) BOITIER D'APPAREIL A SEMICONDUCTEURS ET PROCEDE DE FABRICATION DE CELUI-CI
Abstract: front page image
(EN)A lead frame (52, 100, 112) for a semiconductor device (die) package (50, 102, 110) is described. Each of the leads (60) in the lead frame (52, 100, 112) includes an interposer (64) having one end (66) disposed proximate the outer face (58) of the package (50, 102, 110) and another end (68) disposed proximate the die (14). Extending from opposite ends of the interposer (64) are a board connecting post (70) and a support post (74). A bond site (78) is formed on a surface of the interposer (64) opposite the support post (74). Each of the leads (60) is electrically connected to an associated input/output (I/O) pad (80) on the die (14) via wirebonding, tape bonding, or flip-chip attachment to the bond site (78). Where wirebonding is used, a wire electrically connecting the I/O pad (80) to the bond site (78) may be wedge bonded to both the I/O pad (80) and the bond site (78). The support post (74) provides support to the end (68) of the interposer (64) during the bonding and coating processes. (Figure 3)
(FR)L'invention concerne un châssis de montage (52, 100, 112) destiné à un boîtier d'appareil à semiconducteurs (dé) (50, 102, 110). Chaque fil (60) du châssis de montage (52, 100, 112) comporte un interposeur (64) présentant une extrémité (66) disposée à proximité de la face extérieure (58) du boîtier (50, 102, 110), et une autre extrémité (68) disposée à proximité du dé (14). Un mât de connexion de plaquette (70) et un mât support (74) s'étendent à partir d'extrémités opposées de l'interposeur (64). Un site de liaison (78) est formé sur une surface de l'interposeur (64) de façon opposée au mât support (74). Chaque fil (60) est connecté électriquement à une pastille d'entrée/sortie (80) associée sur le dé (14) par microcâblage, montage sur ruban porteur ou connexion par bossage sur le site de liaison (78). Dans le cas du microcâblage, un fil connectant électriquement la pastille d'entrée/sortie (80) au site de liaison (78) peut être soudé en coin à la pastille d'entrée/sortie (80) et au site de liaison (78). Le mât support (74) supporte l'extrémité (68) de l'interposeur (64) lors des processus de liaison et de revêtement.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)