WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2005017954) WAFER-LEVEL SEALED MICRODEVICE HAVING TRENCH ISOLATION AND METHODS FOR MAKING THE SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2005/017954    International Application No.:    PCT/US2004/016929
Publication Date: 24.02.2005 International Filing Date: 28.05.2004
IPC:
H01L 27/14 (2006.01)
Applicants: MOTOROLA, INC. [US/US]; 1303 East Algonquin Road, Schaumburg, IL 60196 (US) (For All Designated States Except US).
DING, Xiaoyi [US/US]; (US) (For US Only).
SCHUSTER, John, P. [US/US]; (US) (For US Only)
Inventors: DING, Xiaoyi; (US).
SCHUSTER, John, P.; (US)
Agent: MANCINI, Brian, M.; 1303 East Algonquin Road, Schaumburg, IL 60196 (US)
Priority Data:
10/631,604 31.07.2003 US
Title (EN) WAFER-LEVEL SEALED MICRODEVICE HAVING TRENCH ISOLATION AND METHODS FOR MAKING THE SAME
(FR) MICRODISPOSITIF A SEMI-CONDUCTEUR RENFERME HERMETIQUEMENT, PRESENTANT UNE ISOLATION DE TRANCHEE, ET PROCEDES DE REALISATION
Abstract: front page image
(EN)A microdevice (20) having a hermetically sealed cavity (22) to house a microstructure (26). The microdevice (20) comprises a substrate (30), a cap (40), an isolation layer (70), at least one conductive island (60), and an isolation trench (50). The substrate (30) has a top side (32) with a plurality of conductive traces (36) formed thereon. The conductive traces (36) provide electrical connection to the microstructure (26). The cap (40) has a base portion (42) and a sidewall (44). The sidewall (44) extends outwardly from the base portion (42) to define a recess (46) in the cap (40). The isolation layer (70) is attached between the sidewall (44) of the cap (40) and the plurality of conductive traces (36). The conductive island (60) is attached to at least one of the plurality of conductive traces (36). The isolation trench (50) is positioned between the cap (40) and the conductive island (60) and may be unfilled or at least partially filled with an electrically isolating material. There is also a method of making the same microdevice.
(FR)La présente invention concerne un microdispositif (20) comprenant une cavité (22) hermétiquement fermée destinée à contenir une microstructure (26). Le microdispositif (20) comprend un substrat (30), un élément de recouvrement (40), une couche d'isolation (70), au moins un îlot conducteur (60), et une tranchée d'isolation (50). Le substrat (30) présente un côté supérieur (32) sur lequel est constituée une pluralité d'impressions conductrices (36). Les impressions conductrices (36) matérialisent la connexion électrique avec la microstructure (26). L'élément de recouvrement (40) présente une partie de base (42) et une paroi latérale (44). La paroi latérale (44) s'étend vers l'extérieur à partir de la partie de base (42) pour définir une partie en retrait (46) à l'intérieur de l'élément de recouvrement (40). La couche d'isolation (70) est fixée entre la paroi latérale (44) de l'élément de recouvrement (40), et la pluralité d'impressions conductrices (36). L'îlot conducteur (60) est fixé à au moins l'une des impressions conductrices (36). La tranchée d'isolation (50) est disposée entre l'élément de recouvrement (40) et l'îlot conducteur (60), et peut être vide ou au moins partiellement remplie d'un matériau électriquement isolant. L'invention concerne aussi un procédé pour réaliser un microdispositif de ce type.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)