WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2005015982) METHOD OF MAKING POLYMER DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2005/015982    International Application No.:    PCT/GB2004/003452
Publication Date: 24.02.2005 International Filing Date: 11.08.2004
IPC:
B05D 5/12 (2006.01), H01L 51/40 (2006.01)
Applicants: CAMBRIDGE UNIVERSITY TECHNICAL SERVICES LIMITED [GB/GB]; The Old Schools, Trinity Lane, Cambridge CB2 1TS (GB) (For All Designated States Except US).
CHUA, Lay-lay [SG/SG]; (SG) (For US Only).
HO, Peter, Kian-Hoon [SG/SG]; (SG) (For US Only).
SIRRINGHAUS, Henning [DE/GB]; (GB) (For US Only).
FRIEND, Richard, Henry [GB/GB]; (GB) (For US Only)
Inventors: CHUA, Lay-lay; (SG).
HO, Peter, Kian-Hoon; (SG).
SIRRINGHAUS, Henning; (GB).
FRIEND, Richard, Henry; (GB)
Agent: SLINGSBY, Philip, Roy; Page White & Farrer, 54 Doughty Street, London WC1N 2LS (GB)
Priority Data:
0318817.4 11.08.2003 GB
Title (EN) METHOD OF MAKING POLYMER DEVICE
(FR) PROCEDE DE FABRICATION DE DISPOSITIF A BASE DE POLYMERE
Abstract: front page image
(EN)A method of making a transistor having first and second electrodes, a semiconductive layer, and a dielectric layer; said semiconductive layer comprising a semiconductive polymer and said dielectric layer comprising an insulating polymer; characterised in that said method comprises the steps of: (i) depositing on the first electrode a layer of a solution containing material for forming the semiconductive layer and material for forming the dielectric layer; and (ii) optionally curing the layer deposited in step (i); wherein, in step (i), the solvent drying time, the temperature of the first electrode and the weight ratio of (material for forming the dielectric layer): (material for forming the semiconductive layer) in the solution are selected so that the material for forming the semiconductive layer and the material for forming the dielectric layer phase separate by self-organisation to form an interface between the material for forming the semiconductive layer and the material for forming the dielectric layer.
(FR)La présente invention a trait à un procédé de fabrication d'un transistor comportant des première et deuxième électrodes, une couche semi-conductrice, et une couche diélectrique, ladite couche semi-conductrice comprenant un polymère semi-conducteur et ladite couche diélectrique comprenant une polymère isolant, caractérisé en ce que ledit procédé comprend les étapes suivantes : (i) le dépôt sur la première électrode d'une couche d'une solution contenant un matériau pour former la couche semi-conductrice et un matériau pour former la couche diélectrique, et (ii) éventuellement le durcissement de la couche déposée à l'étape (i), dans lequel, à l'étape (i), le temps de séchage du solvant, la température de la première électrode et le rapport pondéral de matériau pour la formation de la couche diélectrique/matériau pour la formation de la couche semi-conductrice dans la solution sont sélectionnés de sorte que le matériau pour la formation de la couche semi-conductrice et le matériau pour la formation de la couche diélectrique réalisent une séparation de phase par auto-organisation pour former une interface entre le matériau pour la formation de la couche semi-conductrice et le matériau pour la formation de la couche diélectrique.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)