WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2005013379) METHOD FOR THE PRODUCTION OF A PLURALITY OF OPTO-ELECTRONIC SEMICONDUCTOR CHIPS AND OPTO-ELECTRONIC SEMICONDUCTOR CHIP
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2005/013379    International Application No.:    PCT/DE2004/001593
Publication Date: 10.02.2005 International Filing Date: 22.07.2004
IPC:
H01L 21/20 (2006.01), H01L 33/00 (2010.01)
Applicants: OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Wernerwerkstrasse 2, 93049 Regensburg (DE) (For All Designated States Except US).
HÄRLE, Volker [DE/DE]; (DE) (For US Only)
Inventors: HÄRLE, Volker; (DE)
Agent: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Ridlerstrasse 55, 80339 München (DE)
Priority Data:
103 35 080.2 31.07.2003 DE
Title (DE) VERFAHREN ZUR HERSTELLUNG EINER VIELZAHL VON OPTOELEKTRONISCHEN HALBLEITERCHIPS UND OPTOELEKTRONISCHER HALBLEITERCHIP
(EN) METHOD FOR THE PRODUCTION OF A PLURALITY OF OPTO-ELECTRONIC SEMICONDUCTOR CHIPS AND OPTO-ELECTRONIC SEMICONDUCTOR CHIP
(FR) PROCEDE DE FABRICATION D'UNE PLURALITE DE PUCES A SEMI-CONDUCTEUR OPTOELECTRONIQUES ET PUCE A SEMI-CONDUCTEUR OPTOELECTRONIQUE AINSI OBTENUE
Abstract: front page image
(DE)Die Erfindung betrifft ein Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips, die jeweils eine Vielzahl von Strukturelementen mit jeweils mindestens einer Halbleiterschicht aufweisen. Bei dem Verfahren wird eine Chipverbund-Basis bereitgestellt, die ein Substrat sowie eine Aufwachsoberfläche aufweist. Auf der Aufwachsoberfläche wird eine Maskenmaterialschicht ausgebildet, die eine Vielzahl von Fenstern aufweist, von denen die meisten eine mittlere Ausdehnung von kleiner als oder gleich 1 µm aufweisen. Dabei wird ein Maskenmaterial derart gewählt, dass sich ein in einem späteren Verfahrensschritt aufzuwachsendes Halbleitermaterial der Halbleiterschicht auf diesem im Wesentlichen nicht oder im Vergleich zur Aufwachsoberfläche wesentlich schlechter aufwachsen lässt. Nachfolgend werden Halbleiterschichten im Wesentlichen gleichzeitig auf innerhalb der Fenster liegende Bereiche der Aufwachsoberfläche abgeschieden. Ein weiterer Verfahrensschritt ist das Vereinzeln der Chipverbund-Basis mit aufgebrachtem Material zu Halbleiterchips. Die Erfindung betrifft zudem ein nach dem Verfahren hergestelltes optoelektronisches Halbleiterbauelement.
(EN)The invention relates to a method for the production of a plurality of opto-electronic semiconductor chips which respectively comprise a plurality of structural elements with respectively at least one semiconductor layer. According to the inventive method, a chip composite base is produced, said base comprising a substrate and an epitaxial surface. A mask material layer is formed on the epitaxial surface, consisting of a plurality of windows whereby the average spread of most windows is less than or equal to 1 µm. The mask material is selected in such a way that a semiconductor material of the semiconductor layer, which is grown in a later step of the inventive method, cannot grow on said material or grows in a substantially worse manner in comparison with the epitaxial surface. Subsequently, semiconductor layers are deposited on the epitaxial surface in an essentially simultaneous manner on areas located inside the windows.In another step of the inventive method, the chip composite base with deposited material is separated to form semiconductor chips. The invention also relates to an optoelectronic semiconductor element produced according to said method.
(FR)Procédé de fabrication d'une pluralité de puces à semi-conducteur optoélectroniques possédant chacune une pluralité d'éléments structuraux pourvus chacun d'au moins une couche semi-conductrice. Ledit procédé consiste à préparer une base de puce composite possédant un substrat et une surface d'épitaxie. Une couche de matière de masquage est formée sur la surface d'épitaxie, ladite couche de matière de masquage comportant une pluralité de fenêtres dont la plupart possèdent une dimension moyenne inférieure ou égale à 1 $g(m)m. La matière de masquage est choisie de manière telle qu'une matière semi-conductrice de la couche semi-conductrice, à faire croître lors d'une étape ultérieure du procédé, ne peut essentiellement pas croître sur cette matière ou ne peut y croître que de manière bien plus mauvaise que sur la surface d'épitaxie. Ensuite, des couches semi-conductrices sont déposées essentiellement simultanément sur les zones de la surface d'épitaxie se trouvant à l'intérieur des fenêtres. Dans une étape ultérieure du procédé, la base de puce composite pourvue de la matière déposée est divisée en puces à semi-conducteur. La présente invention concerne en outre un composant optoélectronique à semi-conducteur fabriqué selon ledit procédé..
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: German (DE)
Filing Language: German (DE)