WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2005013363) CIRCUIT ARRANGEMENT PLACED ON A SUBSTRATE AND METHOD FOR PRODUCING THE SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2005/013363    International Application No.:    PCT/EP2004/051458
Publication Date: 10.02.2005 International Filing Date: 12.07.2004
IPC:
H01L 21/60 (2006.01), H01L 23/538 (2006.01), H01L 25/07 (2006.01), H01L 25/16 (2006.01)
Applicants: SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, 80333 München (DE) (For All Designated States Except US).
EUPEC EUROPÄISCHE GESELLSCHAFT FÜR LEISTUNGSHALBLEITER MBH [DE/DE]; Max-Planck-Strasse 5, 59581 Warstein (DE) (For All Designated States Except US).
WOLFGANG, Eckhard [AT/DE]; (DE) (For US Only).
ZAPF, Jörg [DE/DE]; (DE) (For US Only).
GUTSMANN, Bernd [DE/DE]; (DE) (For US Only).
AUERBACH, Franz [DE/DE]; (DE) (For US Only).
LICHT, Thomas [DE/DE]; (DE) (For US Only).
SELIGER, Norbert [AT/DE]; (DE) (For US Only)
Inventors: WOLFGANG, Eckhard; (DE).
ZAPF, Jörg; (DE).
GUTSMANN, Bernd; (DE).
AUERBACH, Franz; (DE).
LICHT, Thomas; (DE).
SELIGER, Norbert; (DE)
Common
Representative:
SIEMENS AKTIENGESELLSCHAFT; Postfach 22 16 34, 80506 München (DE)
Priority Data:
103 35 153.1 31.07.2003 DE
Title (DE) SCHALTUNGSANORDNUNG AUF EINEM SUBSTRAT UND VERFAHREN ZUM HERSTELLEN DER SCHALTUNGSANORDNUNG AUF DEM SUBSTRAT
(EN) CIRCUIT ARRANGEMENT PLACED ON A SUBSTRATE AND METHOD FOR PRODUCING THE SAME
(FR) ENSEMBLE CIRCUIT PLACE SUR UN SUBSTRAT ET PROCEDE POUR PRODUIRE LEDIT ENSEMBLE
Abstract: front page image
(DE)Die Erfindung betrifft eine Schaltungsanordnung (1) auf einem Substrat (2) mit mindestens einem auf dem Substrat angeordneten Halbleiterbauelement (3) mit mindestens einer elektrischen Kontaktfläche(31) und mindestens einer auf dem Substrat angeordneten Verbindungsleitung (4) zur elektrischen Kontaktierung der Kontaktfläche des Halbleiterbauelements. Die Schaltungsanordnung ist dadurch gekennzeichnet, dass die Verbindungsleitung (4) ein Bestandteil (51) eines diskreten, passiven elektrischen Bauelements (5) ist, das auf dem Substrat (2) angeordnet ist. In einem Prozessschritt werden die elektrische Kontaktierung der Kontaktfläche (3) des Halbleiterbauelements und der Bestandteil (51) des diskreten, passiven elektrischen Bauelements (5) erzeugt. Dazu wird insbesondere eine Folie aus elektrisch isolierendem Material unter Vakuum auf dem als Leistungshalbleiter ausgebildeten Halbleiterbauelement (3) und dem Substrat (2) aufgetragen und nachfolgend die Kontaktfläche des Leistungshalbleiters freigelegt. Im Weiteren wird die Verbindungsleitung(4) erzeugt, wodurch die elektrische Kontaktierung der Kontaktfläche (31) des Halbleiterbauelements und der Bestandteil (51) des diskreten, passiven elektrischen Bauelements ausgebildet wird.
(EN)The invention relates to a circuit arrangement (1) placed on a substrate (2) and comprising at least one semiconductor component (3) arranged on the substrate and having at least one electrical contact surface (31) and at least one connection line (4) also arranged on the substrate and used to electrically contact the contact surface of the semiconductor component. Said circuit arrangement is characterised in that the connection line (4) forms part (51) of a discrete, passive electrical component (5) arranged on the substrate (2). The electrical contacting of the contact surface (31) of the semiconductor component is carried out during a step of the process and the part (51) of the discrete, passive electrical component (5) is produced. To this end, especially a film consisting of an electrically insulating material is applied to the semiconductor component (3) embodied as a power semiconductor and to the substrate (2) under a vacuum, and the contact surface of the power semiconductor is then bared. Furthermore, the connection line (4) is produced, whereby the electrical contacting of the contact surface (31) of the semiconductor component is carried out and the part (51) of the discrete, passive electrical component is produced.
(FR)L'invention concerne un ensemble circuit (1) placé sur un substrat (2), comportant au moins un composant semi-conducteur (3) qui est placé sur le substrat et qui présente au moins une surface de contact électrique (31) et au moins une ligne de connexion (4), placée sur le substrat, servant à la mise en contact électrique de la surface de contact du composant semi-conducteur. Cet ensemble circuit est caractérisé en ce que la ligne de connexion (4) est un élément constitutif (51) d'un composant électrique (5) passif, discret, placé sur le substrat. La mise en contact électrique de la surface de contact du composant semi-conducteur et l'élément constitutif du composant électrique passif discret sont réalisés au cours d'une étape de processus. A cet effet, on applique sous vide notamment un film constitué d'un matériau électro-isolant sur le semi-conducteur de puissance et sur le substrat, puis on dégage la surface de contact du semi-conducteur de puissance. Ensuite, on produit la ligne de connexion, opération au cours de laquelle la mise en contact électrique de la surface de contact du composant semi-conducteur et l'élément constitutif du composant électrique passif discret sont réalisés.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: German (DE)
Filing Language: German (DE)