WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2005013318) METHOD FOR OBTAINING A THIN HIGH-QUALITY LAYER BY CO-IMPLANTATION AND THERMAL ANNEALING
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2005/013318    International Application No.:    PCT/FR2004/002038
Publication Date: 10.02.2005 International Filing Date: 29.07.2004
IPC:
H01L 21/762 (2006.01)
Applicants: S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES [FR/FR]; Parc Technologique des Fontaines, Chemin des Franques, F-38190 Bernin (FR) (For All Designated States Except US).
MALEVILLE, Christophe [FR/FR]; (FR) (For US Only).
NEYRET, Eric [FR/FR]; (FR) (For US Only).
BEN MOHAMED, Nadia [FR/FR]; (FR) (For US Only)
Inventors: MALEVILLE, Christophe; (FR).
NEYRET, Eric; (FR).
BEN MOHAMED, Nadia; (FR)
Agent: MARTIN, Jean-Jacques; Cabinet Regimbeau, 20, rue de Chazelles, F-75847 Paris Cedex 17 (FR)
Priority Data:
03/09304 29.07.2003 FR
10/691,403 21.10.2003 US
Title (EN) METHOD FOR OBTAINING A THIN HIGH-QUALITY LAYER BY CO-IMPLANTATION AND THERMAL ANNEALING
(FR) PROCEDE D’OBTENTION D’UNE COUCHE MINCE DE QUALITE ACCRUE PAR CO-IMPLANTATION ET RECUIT THERMIQUE
Abstract: front page image
(EN)The invention relates to a method for creating a structure comprising a thin semiconductor material layer on a substrate, comprising the following steps: a species is implanted underneath a surface of a donor substrate wherefrom the thin layer is to be made in order to create an area of embrittlement inside the thickness of the donor substrate; the surface of the donor substrate which underwent implantation is placed in intimate contact with a support substrate; the donor substrate is detached at said area of embrittlement in order to transfer part of the donor substrate onto the support substrate and to form the thin layer thereon. The invention is characterized in that the implementation step involves co-implementation of at least two different atomic species in order to minimize low frequency roughness in the structure obtained after detachment; the method also comprises a finishing step comprising at least one rapid thermal annealing operation in order to minimize high frequency roughness in the structure obtained after detachment.
(FR)L’invention concerne un procédé de réalisation d’une structure comprenant une couche mince de matériau semi-conducteur sur un substrat, comportant les étapes consistant à : réaliser une implantation d’espèces, sous une face d’un substrat donneur à partir duquel la couche mince doit être réalisée, de manière à créer une zone de fragilisation dans l’épaisseur du substrat donneur ; mettre en contact intime la face du substrat donneur ayant subi l’implantation avec un substrat support ; détacher le substrat donneur au niveau de la zone de fragilisation, pour transférer une partie du substrat donneur sur le substrat support et former la couche mince sur celui-ci ; caractérisé en ce que : l’étape d’implantation met en oeuvre une co-implantation d’au moins deux espèces atomiques différentes de manière à minimiser les rugosités basses fréquences au niveau de la structure obtenue après détachement ; et le procédé comporte en outre une étape de finition comprenant au moins une opération de recuit thermique rapide de manière à minimiser les rugosités hautes fréquences au niveau de la structure obtenue après détachement.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: French (FR)
Filing Language: French (FR)