WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2004100372) CIRCUIT AND METHOD FOR GENERATING TIMING
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2004/100372    International Application No.:    PCT/JP1995/000070
Publication Date: 18.11.2004 International Filing Date: 24.01.1995
IPC:
H03K 5/135 (2006.01)
Applicants: HIDENO, Seiji [JP/JP]; (JP) (For US Only).
MASUDA, Noriyuki [JP/JP]; (JP) (For US Only).
SUZUKI, Masayuki [JP/JP]; (JP) (For US Only).
SATO, Masatoshi [JP/JP]; (JP) (For US Only)
Inventors: HIDENO, Seiji; (JP).
MASUDA, Noriyuki; (JP).
SUZUKI, Masayuki; (JP).
SATO, Masatoshi; (JP)
Agent: KUSANO, Takashi; Sagami Building, 2-21, Shinjuku 4-chome, Shinjuku-ku, Tokyo 160 (JP)
Priority Data:
Title (EN) CIRCUIT AND METHOD FOR GENERATING TIMING
(FR) CIRCUIT ET PROCEDE DE GENERATION D'HORLOGE
(JA) タイミング発生回路及びその方法
Abstract: front page image
(EN)A timing generating circuit is constituted in an LSI comprising CMOSFETs. The variation of delay resulting from the heat generated from the CMOSFETs when pulses are propagated in eliminated. A main delay element 21 by which timing is set and an auxiliary delay element 22 are closely arranged and connected in series in the same cell and the sum of the initial values of the delays by the elements 21 and 22 is maintained at a fixed value. The pulse inputted to the element 21 is also fed to a reference signal generating section 27, which outputs a reference signal by using a reference clock after the time equal to the above-mentioned fixed value has elapsed from the input of the pulse. The time difference between the reference signal and the output of the element 22 is measured by means of a detecting section 29 and a correcting value is calculated by dividing the difference at the ration between the above-mentioned initial values. The correcting value is used to make the sum of the initial values of the elements 21 and 22 fixed.
(FR)Un circuit de génération d'horloge est formé dans un circuit LSI comprenant des transistors à effet de champ CMOS (CMOSFET). La variation du retard résultant de la chaleur générée par les CMOSFET lorsque les impulsions se propagent, est supprimée. Un élément (21) à retard principal qui détermine l'horloge et un élément (22) à retard auxiliaire sont installés à proximité l'un de l'autre et reliés en série à la même cellule, la somme des valeurs initiales des retards des éléments (21) et (22) est maintenue à une valeur fixe. L'impulsion appliquée à l'élément (21) est également appliquée à une partie (27) générant un signal de référence, qui produit un signal de référence au moyen d'une horloge de référence après qu'un temps égal à la valeur fixe mentionnée se soit écoulé à partir de l'entrée de l'impulsion. La différence de temps entre le signal de référence et la sortie de l'élément (22) est mesurée au moyen d'une partie (29) de détection et une valeur de correction est calculée par division de la différence sous forme d'un rapport entre les valeurs initiales mentionnées précédemment. La valeur de correction est utilisée pour donner une valeur fixe à la somme des valeurs initiales des éléments (21) et (22).
(JA)not available
Designated States: US.
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)