WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2004/100219    International Application No.:    PCT/US2004/012543
Publication Date: 18.11.2004 International Filing Date: 21.04.2004
H01L 23/13 (2006.01), H01L 23/495 (2006.01)
Applicants: MAXWELL TECHNOLOGIES, INC. [US/US]; 9244 Balboa Avenue, San Diego, CA 92123 (US) (For All Designated States Except US).
PATTERSON, Janet, Suzanne [US/US]; (US) (For US Only)
Inventors: PATTERSON, Janet, Suzanne; (US)
Agent: ALBERT, G., Peter, JR.; Foley & Lardner LLP, P.O. Box 80278, San Diego, CA 92138-0278 (US)
Priority Data:
10/427,608 30.04.2003 US
Abstract: front page image
(EN)An electronic component package and a method of forming the package are disclosed. The package includes a die (302) having a top face with set of contacts and a substrate (308) having a cutout (310) therein. The die (302) may include a memory component and may include SDRAM. The substrate (308) is mounted on the top face, and the cutout (310) overlays the set of contacts. Wire leads (314) extend from the set of contacts, at least partially through the cutout (310), to the substrate (308). The set of contacts may be positioned along a central region of the die (302), and the cutout (310) overlays the central region. The wire leads (314) extend to the substrate (308) and may contact the substrate proximate to the cutout. The package may further include a set of electrical paths extending from the wire leads (314) through the substrate (308) for providing communicative path between the die and an external component.
(FR)Cette invention concerne un boîtier de composants électroniques ainsi qu'un procédé de formation de ce boîtier. Ce boîtier comprend une puce comportant une surface supérieure comportant un ensemble de contacts ainsi qu'un substrat comprenant une découpe. Cette puce peut comprendre un composant de mémoire et peut comprendre une mémoire SDRAM. Le substrat est monté sur la surface supérieure et la découpe recouvre l'ensemble de contacts. Des fils conducteurs s'étendent de l'ensemble de contacts, au moins partiellement à travers la découpe, jusqu'au substrat. L'ensemble de contacts peut être positionné le long d'une zone centrale de la puce et la découpe recouvre la zone centrale. Les fils conducteurs s'étendent jusqu'au substrat et peuvent toucher le substrat à proximité de la découpe. Le boîtier peut également comprendre un ensemble de trajets électriques s'étendant des fils conducteurs à travers le substrat afin qu'un trajet de communication soit établi entre la puce et un composant externe.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)