WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2004098016) LOW-VOLTAGE IC-CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2004/098016    International Application No.:    PCT/EP2004/004433
Publication Date: 11.11.2004 International Filing Date: 27.04.2004
Chapter 2 Demand Filed:    18.11.2004    
IPC:
G05F 3/02 (2006.01), G05F 3/04 (2006.01), H02J 1/00 (2006.01), H02J 7/00 (2006.01), H03L 5/00 (2006.01)
Applicants: BERNAFON AG [CH/CH]; Morgenstrasse 131, CH-3018 Berne (CH) (For All Designated States Except US).
KAESLIN, Hubert [CH/CH]; (CH) (For US Only).
FELBER, Norbert [CH/CH]; (CH) (For US Only)
Inventors: KAESLIN, Hubert; (CH).
FELBER, Norbert; (CH)
Agent: CHRISTENSEN, Mikael, T.; Oticon A/S, Strandvejen 58, DK-2900 Hellerup (DK)
Priority Data:
03388028.7 30.04.2003 EP
Title (EN) LOW-VOLTAGE IC-CIRCUIT
(FR) CIRCUIT INTEGRE BASSE TENSION
Abstract: front page image
(EN)The invention regards an IC-circuit construction where the circuit is partitioned into power consuming sub-circuits (1,6) and where ground voltage level (VHH) in the power supply of a first sub-circuit (1) is used as the supply voltage level in a second sub-circuit (6). According to the invention a voltage control circuit (4) comprises a first buffer capacitor (10) coupled in parallel over the supply voltage level (VBB) and ground voltage level (VHH) of the first sub-circuit (1) and a second buffer capacitor (11) coupled in parallel over the supply voltage level (VHH) and the ground voltage level (GND) of the second sub-circuit (6), whereby means for maintaining a uniform voltage drop over the first (10) and the second (11) buffer capacitor comprises at least one bucket capacitor (20,21,22) which is alternately coupled in parallel over the first (10) and the second (11) buffer capacitor through a switching system controlled by a toggling signal.
(FR)L'invention porte sur un circuit intégré divisé en sous-circuits consommateurs de puissance (1,6) et dans lequel la tension de terre (VHH) de l'alimentation d'un premier circuit constitue le niveau de la tension d'alimentation d'un second sous-circuit (6). Selon l'invention, un circuit de régulation de tension (4) comporte: un premier condensateur tampon (10) monté en parallèle entre le niveau de la tension d'alimentation (VVB) et le niveau de la tension de terre (VHH) du premier sous-circuit (1), et un deuxième condensateur tampon (11) monté en parallèle entre le niveau de la tension d'alimentation (VHH) et le niveau de la tension de terre (GND) du deuxième sous-circuit (6); ainsi qu'un moyen de maintien d'une chute de tension uniforme aux bornes du premier et du deuxième condensateur tampon comprenant au moins un condensateur réservoir (20,21,22) relié alternativement en parallèle aux bornes du premier (10) et du deuxième (11) condensateur tampon par l'intermédiaire d'un système de commutation commandé par un signal alternatif.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)