WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2004098007) SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR MANUFACTURING SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2004/098007    International Application No.:    PCT/JP2004/004974
Publication Date: 11.11.2004 International Filing Date: 06.04.2004
IPC:
H01S 5/323 (2006.01)
Applicants: MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 1006, Oaza Kadoma Kadoma-shi, Osaka 5718501 (JP) (For All Designated States Except US).
HASEGAWA, Yoshiaki; (For US Only).
YOKOGAWA, Toshiya; (For US Only).
YAMADA, Atsushi; (For US Only)
Inventors: HASEGAWA, Yoshiaki; .
YOKOGAWA, Toshiya; .
YAMADA, Atsushi;
Agent: OKUDA, Seiji; Okuda & Associates 10th Floor, Osaka Securities Exchange Bldg. 8-16, Kitahama 1-chome Chuo-ku, Osaka-shi Osaka 5410041 (JP)
Priority Data:
2003-124044 28.04.2003 JP
Title (EN) SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF ELECTROLUMINESCENT A SEMI-CONDUCTEURS ET PROCEDE DE PRODUCTION ASSOCIE
(JA) 半導体発光素子およびその製造方法
Abstract: front page image
(EN)A method for manufacturing a semiconductor light-emitting device is disclosed which comprises a step (A) wherein a stripe-patterned mask layer is formed on a first III-V compound semiconductor, a step (B) wherein a second III-V compound semiconductor is selectively grown on regions of the first III-V compound semiconductor surface which are not covered by the mask layer, thereby forming a current-narrowing layer having a stripe-patterned opening portion which is defined by the mask layer, a step (C) wherein the mask layer is selectively removed, and a step (D) wherein a third III-V compound semiconductor is grown so that it covers the surface of the first III-V compound semiconductor exposed through the stripe-patterned opening portion and the surface of the current-narrowing layer.
(FR)L'invention concerne un procédé de production d'un dispositif électroluminescent a semi-conducteurs qui comprend : une étape (A) dans laquelle une couche de protection en bande est formée sur un premier semi-conducteur de type III-V; une étape (B) dans laquelle un deuxième semi-conducteur de type III-V est sélectivement formé sur des régions de la surface du premier semi-conducteur de type III-V qui ne sont pas recouvertes par la couche de protection, ce qui permet de former une couche réductrice de courant présentant une partie d'ouverture en bande qui est définie par la couche de protection; une étape (C) dans laquelle la couche de protection est sélectivement éliminée; et une étape (D) dans laquelle un troisième semi-conducteur de type III-V est formé de sorte que ce dernier recouvre la surface du premier semi-conducteur de type III-V exposée à travers la partie d'ouverture en bande et la surface de la couche réductrice de courant.
(JA) 本発明による半導体発光素子の製造方法は、ストライプ状のマスク層を第1のⅢ−Ⅴ族化合物半導体上に形成する工程(A)と、第1のⅢ−Ⅴ族化合物半導体の表面のうち前記マスク層で覆われていない領域上に第2のⅢ−Ⅴ族化合物半導体を選択的に成長させることにより、前記マスク層によって規定されるストライプ状開口部を有する電流狭窄層を形成する工程(B)と、マスク層を選択的に除去する工程(C)と、ストライプ状開口部を介して露出する前記第1のⅢ−Ⅴ族化合物半導体の表面、および前記電流狭窄層の表面を覆う第3のⅢ−Ⅴ族化合物半導体を成長させる工程(D)とを含む。
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)