WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2004/097905    International Application No.:    PCT/US2004/009310
Publication Date: 11.11.2004 International Filing Date: 26.03.2004
Chapter 2 Demand Filed:    17.09.2004    
H01L 23/367 (2006.01)
Applicants: POWER-ONE LIMITED [--/--]; P. O. Box 31106 SMB, Corporate Centre, West Bay Road, Grand Cayman (KY) (For All Designated States Except US).
DIVAKAR, Mysore, Purushotham [IN/US]; (US) (For US Only).
KEATING, David [GB/IE]; (IE) (For US Only).
RUSSELL, Antoin [GB/IE]; (IE) (For US Only)
Inventors: DIVAKAR, Mysore, Purushotham; (US).
KEATING, David; (IE).
RUSSELL, Antoin; (IE)
Agent: BERLINER, Brian, M.; O'Melveny & Myers LLP, 400 South Hope Street, Los Angeles, CA 90071-2899 (US)
Priority Data:
10/423,603 24.04.2003 US
Abstract: front page image
(EN)A semiconductor chip package that includes a DC-DC converter implemented with a land grid array for interconnection and surface mounting to a printed circuit board. The package includes a two layer substrate (102) comprising a top surface (112) and a bottom surface. At least one via arrays (150, 152, 154, 156) extends through the substrate. Each via in a via array includes a first end that is proximate to the top surface of the substrate and a second end that is proximate to the bottom surface of the substrate. At least one die attach pad is mounted on the top surface of the substrate and is electrically and thermally coupled to the via array. The DC-DC converter includes at least one power semiconductor die (104) having a bottom surface that forms an electrode. The power semiconductor die is mounted on a die attach pad such that the bottom surface of the die is in electrical contact with the die attach pad. The bottom of the package forms a land grid array. The land grid array includes external pads that are separated into an interior region and a peripheral region. Each external pad located in the interior region of the land grid array is electrically and thermally coupled a via array.
(FR)L'invention porte sur un boîtier de puce à semi-conducteur comportant un convertisseur CC-CC monté dans un boîtier LGA (land grid array) monté en surface sur une carte de circuit imprimé. Le boîtier comporte un substrat en deux couches présentant une surface supérieure et une surface inférieure et traversé par au moins un réseau de vias présentant une première extrémité voisine de la surface supérieure du substrat, et une deuxième extrémité voisine de sa surface inférieure. Une pastille de fixation de la puce, montée sur la surface supérieure du substrat, est reliée électriquement et thermiquement au réseau de vias. Le convertisseur CC-C.C. comporte au moins une puce à semi-conducteur, dont la surface inférieure forme une électrode, et qui est montée sur la pastille de fixation de la puce de manière à ce que sa surface inférieure soit en contact électrique avec elle. Le fond du boîtier constitue la LGA qui comporte des pastilles extérieures, réparties entre une zone intérieure et une zone périphérique, celles de la zone extérieure étant reliées électriquement et thermiquement à un réseau de vias.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)