WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2004/095704    International Application No.:    PCT/US2003/038911
Publication Date: 04.11.2004 International Filing Date: 08.12.2003
Chapter 2 Demand Filed:    08.12.2003    
H03M 3/02 (2006.01)
Applicants: ESS TECHNOLOGY, INC. [US/US]; 48401 Fremont Boulevard, Fremont, CA 94538 (US) (For All Designated States Except US).
MALLINSON, Andrew, Martin [CA/CA]; (US) (For US Only)
Inventors: MALLINSON, Andrew, Martin; (US)
Agent: STEVENS, David, R.; Stevens Law Group, P.O. Box 1667, San Jose, CA 95109 (US)
Priority Data:
60/458,918 28.03.2003 US
Abstract: front page image
(EN)A sigma delta circuit is provided having a sigma delta modulator (100) configured to operate according to a first clock signal (108) and a quantizer (110) connected to the sigma delta modulator, where the quantizer (110) is configured to operate according to a second clock signal (112). In operation, if a small amplitude signal is received by the sigma delta circuit, the circuit is configured to adjust to a different frequency to accommodate the larger signal. When a large amplitude signal is received, the circuit is configured to adjust to a different frequency to accommodate the larger signal. The second clock signal (112) may be a variable clock signal, where the quantizer (110) operates according to a variable clock signal in order to adjust to different input signals.
(FR)L'invention concerne un circuit sigma-delta présentant un modulateur sigma-delta conçu pour fonctionner suivant un premier signal d'horloge et un quantificateur connecté au modulateur sigma-delta, le quantificateur étant conçu pour fonctionner suivant un second signal d'horloge. Lors du fonctionnement, si un signal de faible amplitude est reçu par le circuit sigma-delta, le circuit est conçu pour fonctionner à une fréquence de sortie fixe. Lorsqu'un signal de grande amplitude est reçu, le circuit est conçu pour se régler sur une fréquence différente afin de recevoir le signal plus grand. Le second signal d'horloge peut être un signal d'horloge variable, le quantificateur fonctionnant suivant un signal d'horloge variable de manière à se régler sur des signaux d'entrée différents.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)