WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2004095526) MULTI-BIT NON-VOLATILE MEMORY DEVICE AND METHOD THEREFOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2004/095526    International Application No.:    PCT/US2004/004325
Publication Date: 04.11.2004 International Filing Date: 13.02.2004
IPC:
H01L 21/28 (2006.01), H01L 21/336 (2006.01), H01L 29/788 (2006.01)
Applicants: FREESCALE SEMICONDUCTOR, INC. [US/US]; 6501 William Cannon Drive West, Austin, TX 78735 (US) (For All Designated States Except US).
SADD, Michael [US/US]; (US) (For US Only).
WHITE, Bruce, E. [US/US]; (US) (For US Only).
SWIFT, Craig, T. [US/US]; (US) (For US Only)
Inventors: SADD, Michael; (US).
WHITE, Bruce, E.; (US).
SWIFT, Craig, T.; (US)
Agent: GODDARD, Patricia, S.; Freescale Semiconductor, Inc., 7700 West Parmer Lane, MD:TX32/PL02, Austin, TX 78729-8084 (US)
Priority Data:
10/393,065 20.03.2003 US
Title (EN) MULTI-BIT NON-VOLATILE MEMORY DEVICE AND METHOD THEREFOR
(FR) DISPOSITIF A MEMOIRE REMANENTE MULTIBIT ET PROCEDE CORRESPONDANT
Abstract: front page image
(EN)A multi-bit non-volatile memory device includes a charge storage layer (14) sandwiched between two insulating layers (12 and 16) formed on a semiconductor substrate (10). A thick oxide layer (18) is formed over the charge storage layer (14) and a minimum feature sized hole is etched in the thick oxide layer (18). An opening is formed in the thick oxide layer (18). Side-wall spacers (60) formed on the inside wall of the hole over the charge storage layer have a void (62) between them that is less than the minimum feature size. The side-wall spacers (60) function to mask portions of the charge storage layer (14), when the charge storage layer is etched away, to form the two separate charge storage regions (55 and 57) under the side-wall spacers (60). The device can be manufactured using only one mask step. Separating the charge storage regions prevents lateral conduction of charge in the nitride.
(FR)Cette invention se rapporte à un dispositif à mémoire rémanente multibit, qui comprend une couche capacitive (14) prise en sandwich entre deux couches isolantes (12 et 16) formées sur un substrat de semi-conducteur (10). Une couche d'oxyde épaisse (18) est formée sur la couche capacitive (14) et un trou ayant la taille d'une largeur de trait minimum est ménagé par gravure dans la couche d'oxyde épaisse (18). Une ouverture est formée dans cette couche d'oxyde épaisse (18). Des éléments d'espacement de paroi latérale (60) formés sur la paroi intérieure du trou au-dessus de la couche capacitive comportent entre eux un vide (62) qui est plus petit que la taille du trou correspondant à la largeur de trait minimum. Les éléments d'espacement de paroi latérale (60) servent à masquer des parties de la couche capacitive (14), lorsque la couche capacitive est gravée, afin de former deux zones capacitives séparées (55 et 57) sous les éléments d'espacement de paroi latérale (60). On peut fabriquer ce dispositif en utilisant une seule étape de masquage. La séparation des zones capacitives empêche la conduction latérale de la charge dans le nitrure.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)