WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2004095468) SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2004/095468    International Application No.:    PCT/JP2003/005204
Publication Date: 04.11.2004 International Filing Date: 23.04.2003
IPC:
G11C 8/08 (2006.01), G11C 11/408 (2006.01)
Applicants: FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 211-8588 (JP) (For All Designated States Except US).
IKEDA, Toshimi [JP/JP]; (JP) (For US Only).
KAWABATA, Kuninori [JP/JP]; (JP) (For US Only).
OTSUKA, Shuzo [JP/JP]; (JP) (For US Only)
Inventors: IKEDA, Toshimi; (JP).
KAWABATA, Kuninori; (JP).
OTSUKA, Shuzo; (JP)
Agent: ITOH, Tadahiko; 32nd Floor, Yebisu Garden Place Tower, 20-3, Ebisu 4-chome, Shibuya-ku, Tokyo 150-6032 (JP)
Priority Data:
Title (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置
Abstract: front page image
(EN)A semiconductor device being driven with a first potential, a second potential lower than the first potential, and a third potential lower than the second potential, comprising a first Pch transistor and a first Nch transistor connected in series between the first and third potentials, a second Pch transistor having a drain end being connected with the gate end of the first Nch transistor, and a second Nch transistor having a source end being connected with the source end of the second Pch transistor, characterized in that the drain end and gate end of the second Nch transistor are fixed, respectively, at the second potential and the first potential.
(FR)L'invention concerne un dispositif semi-conducteur entraîné au moyen d'un premier potentiel, d'un deuxième potentiel inférieur au premier et d'un troisième potentiel inférieur au deuxième et comprenant un premier transistor Pch et un premier transistor Nch connectés en série entre les premier et troisième potentiels, un second transistor Pch comprenant une extrémité de drain connectée à l'extrémité de grille du premier transistor Nch et un second transistor Nch comprenant une extrémité de source connectée à l'extrémité de source du second transistor Pch, le dispositif étant caractérisé en ce que l'extrémité de drain et l'extrémité de grille du second transistor Nch sont fixées, respectivement, au niveau des deuxième et premier potentiels.
(JA)半導体装置は、第1の電位と、第1の電位より低い第2の電位と、第2の電位より低い第3の電位により駆動される半導体装置であって、第1の電位と第3の電位との間に直列に接続される第1のPchトランジスタと第1のNchトランジスタと、第1のNchトランジスタのゲート端にドレイン端が接続される第2のPchトランジスタと、第2のPchトランジスタのソース端にソース端が接続される第2のNchトランジスタを含み、第2のNchトランジスタのドレイン端及びゲート端はそれぞれ第2の電位及び第1の電位に固定されることを特徴とする。
Designated States: CN, JP, US.
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)