WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2004095323) REDUCTION OF CROSS-TALK NOISE IN VLSI CIRCUITS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2004/095323    International Application No.:    PCT/US2004/007971
Publication Date: 04.11.2004 International Filing Date: 15.03.2004
IPC:
G06F 17/50 (2006.01)
Applicants: MAGMA DESIGN AUTOMATION, INC. [US/US]; 5460 Bayfront Plaza, Santa Clara, CA 95054 (US) (For All Designated States Except US).
TUNCER, Emre [TR/US]; (US) (For US Only).
SAVOJ, Hamid [US/US]; (US) (For US Only).
BUCH, Premal [IN/US]; (US) (For US Only)
Inventors: TUNCER, Emre; (US).
SAVOJ, Hamid; (US).
BUCH, Premal; (US)
Agent: PATEL, Rajiv, P.; Fenwick & West LLP, Silicon Valley Center, 801 California Street, Mountain View, CA 94041 (US)
Priority Data:
60/461,959 09.04.2003 US
10/776,402 10.02.2004 US
Title (EN) REDUCTION OF CROSS-TALK NOISE IN VLSI CIRCUITS
(FR) REDUCTION DU BRUIT DIAPHONIQUE DANS LES CIRCUITS VLSI
Abstract: front page image
(EN)A process for reducing cross-talk noise in a VLSI circuit is disclosed. The process identifies a victim net in an integrated circuit and calculates a change in ground capacitance for the victim net to identify a noise amplitude less than or equal to a maximum allowable noise height. The process selects from a library one cell or a grouping of cells having an input capacitance for the victim net closest to the change in ground capacitance. The selected cell or grouping of cells is coupled to the victim net so that its change in ground capacitance provides a noise amplitude less than (or less than or equal to) an allowable maximum noise height that may be a predetermined value. A system for reducing cross-talk noise in a VLSI circuit is also disclosed.
(FR)L'invention concerne un procédé permettant de réduire le bruit diaphonique dans un circuit VLSI. Ce procédé permet d'identifier un réseau victime d'un bruit dans un circuit intégré et de calculer une modification de la capacité du réseau victime avec la masse afin d'identifier une amplitude de bruit (NA) égale ou inférieure à un niveau maximum admissible de bruit. Ce procédé consiste à sélectionner dans une bibliothèque, une cellule ou un groupement de cellules présentant la capacité d'entrée pour le réseau victime qui est se rapproche le plus de la modification de la capacité avec la masse, et à raccorder la cellule ou le groupement de cellules sélectionnés avec le réseau victime, afin que sa capacité modifiée avec la masse produise une amplitude de bruit inférieure (ou inférieure ou égale) à un niveau maximal de bruit admissible, lequel peut être une valeur prédéterminée. L'invention concerne également un système permettant de réduire le bruit diaphonique dans un circuit VLSI.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)