WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2004034340) METHOD AND APPARATUS FOR TOKEN TRIGGERED MULTITHREADING
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2004/034340    International Application No.:    PCT/US2003/031905
Publication Date: 22.04.2004 International Filing Date: 09.10.2003
IPC:
G06F 9/00 (2006.01), G06F 9/312 (2006.01), G06F 9/38 (2006.01), G06F 9/54 (2006.01), G07F 9/00 (2006.01)
Applicants: SANDBRIDGE TECHNOLOGIES, INC. [US/US]; 1 North Lexington Avenue, 10th Floor, White Plains, NY 10601 (US)
Inventors: HOKENEK, Erdem; (US).
MOUDGILL, Mayan; (US).
GLOSSNER, John, C.; (US)
Agent: RYAN, Joseph, B.; Ryan, Mason & Lewis, LLP, 90 Forest Avenue, Locust Valley, NY 11560 (US)
Priority Data:
10/269,245 11.10.2002 US
Title (EN) METHOD AND APPARATUS FOR TOKEN TRIGGERED MULTITHREADING
(FR) PROCEDE ET DISPOSITIF DE TRAITEMENT EN PLUSIEURS UNITES D'EXECUTION DECLENCHE PAR UN JETON
Abstract: front page image
(EN)Techniques for token triggered multithreading in a multithreaded processor are disclosed. An instruction issuance sequence for a plurality of threads of the multithreaded processor is controlled by associating with each of the threads at least one register which stores a value identifying a next thread to be permitted to issue one or more instructions, and utilizing the stored value to control the instruction issuance sequence. For example, each of a plurality of hardware thread units of the multithreaded processor may include a corresponding local register updatable by that hardware thread unit, with the local register for a given one of the hardware thread units storing a value identifying the next thread to be permitted to issue one or more instructions after the given hardware thread unit has issued one or more instructions. A global register arrangement may also or alternatively be used. The processor may be configured so as to permit the instruction issuance sequence to correspond to an arbitrary alternating even-odd sequence of threads, without introducing blocking conditions leading to thread stalls.
(FR)L'invention concerne des techniques de traitement en plusieurs unités d'exécution déclenché par un jeton dans un processeur à unités d'exécution multiples. Ces techniques consistent à contrôler une séquence de distribution d'instructions à une pluralité d'unités d'exécution du processeur à unités d'exécution multiples, d'une part, en associant à chacune des unités d'exécution au moins un registre servant à stocker une valeur permettant d'identifier une unité d'exécution suivante pouvant fournir une ou plusieurs instructions et, d'autre part, en utilisant la valeur stockée pour contrôler la séquence de distribution d'instructions. Par exemple, chacune des unités d'exécution matérielles du processeur à unités d'exécution multiples peut comprendre un registre local correspondant pouvant être actualisé par cette unité d'exécution matérielle, le registre local d'une des unités d'exécution matérielles servant à stocker une valeur permettant d'identifier l'unité d'exécution suivante pouvant fournir une ou plusieurs instructions après que l'unité d'exécution matérielle a fourni une ou plusieurs instructions. Un ensemble de registre global peut également ou éventuellement être utilisé. Le processeur peut être configuré de façon que la séquence de distribution d'instructions corresponde à une séquence paire-impaire alternée et arbitraire d'unités d'exécution, sans introduction de conditions de blocage conduisant à des ralentissements au niveau des unités d'exécution.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)