WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2004032226) METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE WITH FIELD ISOLATION REGIONS CONSISTING OF GROOVES FILLED WITH ISOLATING MATERIAL
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2004/032226    International Application No.:    PCT/IB2003/004303
Publication Date: 15.04.2004 International Filing Date: 30.09.2003
IPC:
H01L 21/762 (2006.01)
Applicants: KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL) (For All Designated States Except US).
INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM VZW [BE/BE]; Kapeldreef 75, B-3001 Leuven (BE) (DE, FR, GB, JP only).
SCHMITZ, Jurriaan [NL/NL]; (NL) (For US Only).
RAVIT, Claire [FR/BE]; (BE) (For US Only).
ROOYACKERS, Rita, V., T. [BE/BE]; (BE) (For US Only)
Inventors: SCHMITZ, Jurriaan; (NL).
RAVIT, Claire; (BE).
ROOYACKERS, Rita, V., T.; (BE)
Agent: DUIJVESTIJN, Adrianus, J.; Philips Intellectual Property & Standards, Prof. Holstlaan 6, NL-5656 AA Eindhoven (NL)
Priority Data:
02079084.6 03.10.2002 EP
Title (EN) METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE WITH FIELD ISOLATION REGIONS CONSISTING OF GROOVES FILLED WITH ISOLATING MATERIAL
(FR) PROCEDE DE FABRICATION D'UN DISPOSITIF A SEMI-CONDUCTEURS DONT LES REGIONS D'ISOLATION DE CHAMP COMPRENNENT DES RAINURES REMPLIES D'UN MATERIAU ISOLANT
Abstract: front page image
(EN)A method of manufacturing a semiconductor device comprising a silicon body (1) having a surface (4) provided with field isolation regions (2) enclosing active regions (3). In this method, on the surface of the silicon body there is formed an auxiliary layer (5) of a material on which, during an oxidation treatment, a thicker layer of silicon oxide is formed than on the silicon of the silicon body. Here, an auxiliary layer comprising silicon and germanium is formed on the surface, said auxiliary layer preferably being a layer of SixGe1-x-yCy, where 0.70 < x < 0.95 and y < 0.05. Next, at the location of the field isolation regions to be formed, windows (9) are formed in the auxiliary layer and trenches (11) are formed in the silicon body. Next, on the walls (12) of the trenches, a silicon oxide layer (13) is provided and on the walls (10) of the windows a silicon oxide layer (14) is provided, both being formed by an oxidation treatment. The auxiliary layer is not oxidized throughout its thickness. After the oxidation treatment, a layer of insulating material (18) is deposited which fills the trenches and windows completely. Then, successively, a planarization treatment is carried out until the non-oxidized part of the auxiliary layer (17) is exposed, and the exposed part of the auxiliary layer is removed. Thus, field isolation regions (2) are formed having an edge (19) extending above the active regions (3).
(FR)L'invention porte sur un procédé de fabrication d'un dispositif à semi-conducteurs comprenant un corps de silicium (1) dont une surface (4) est pourvue de régions d'isolation de champ (2) renfermant des régions actives (3). Dans ce procédé, sur la surface du corps de silicium est formée une couche auxiliaire (5) constituée d'un matériau sur lequel, pendant le traitement par oxydation, est formée une couche d'oxyde de silicium plus épaisse que celle du corps de silicium. Puis, une couche auxiliaire comprenant du silicium et du germanium est formée sur la surface, cette couche auxiliaire étant de préférence une couche renfermant SixGe1-x-yCy, où 0.70 < x < 0.95 et y < 0.05. Et, à l'endroit où l'on doit former les régions d'isolation de champ, des fenêtres (9) sont formées dans la couche auxiliaire, et des tranchées (11) sont formées dans le corps de silicium. Ensuite, sur les parois (12) des tranchées est formée une couche d'oxyde de silicium (13), et sur les parois (10) des fenêtres est formée une couche d'oxyde de silicium (14), les deux couches étant obtenues par un traitement par oxydation. La couche auxiliaire n'est pas oxydée dans son épaisseur. Après le traitement par oxydation, une couche de matériau isolant (18) est déposée de façon à remplir complètement les tranchées et les fenêtres. Ensuite, un traitement par planarisation est réalisé successivement jusqu'à ce que la partie non oxydée de la couche auxiliaire (17) soit exposée et que la partie exposée de la couche auxiliaire soit éliminée. On peut ainsi former des régions d'isolation de champ (2) dont un bord (19) s'étend au-dessus des régions actives (3). Pendant le traitement d'oxydation, les atomes de germanium peuvent être piégés au niveau des parois des tranchées ; toutefois, ces atomes n'auront pas d'influence sur les propriétés des régions d'isolation de champ.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)