WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2004027545) HIGH SPEED ZERO DC POWER PROGRAMMABLE LOGIC DEVICE (PLD) ARCHITECTURE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2004/027545    International Application No.:    PCT/US2003/024983
Publication Date: 01.04.2004 International Filing Date: 06.08.2003
Chapter 2 Demand Filed:    06.04.2004    
IPC:
H03K 19/177 (2006.01)
Applicants: ATMEL CORPORATION [US/US]; 2325 Orchard Parkway, San Jose, CA 95131 (US)
Inventors: PATHAK, Saroj; (US).
PAYNE, James, E.; (US).
NGUYEN, Victor, V.; (US).
KUO, Harry, H.; (US)
Agent: SCHNECK, Thomas; Law Offices of Schneck & Schneck, P.O. Box 2-E, San Jose, CA 95109-0005 (US)
Priority Data:
10/251,402 20.09.2002 US
Title (EN) HIGH SPEED ZERO DC POWER PROGRAMMABLE LOGIC DEVICE (PLD) ARCHITECTURE
(FR) ARCHITECTURE DE DISPOSITIF LOGIQUE PROGRAMMABLE (PLD) A ALIMENTATION EN COURANT CONTINU ZERO ET A VITESSE ELEVEE
Abstract: front page image
(EN)A programmable logic device (PLD) architecture includes a plurality of PLD single-bit logic cells (Fig.3). Each single bit logic cell is comprised of all CMOS logic devices including a programmable cell unit (330-333), a settable latch (320-323), a signal path means (360A, 360B), and an output logic gate (350). The signal-path means coupled to the cell unit, the settable latch, and the output logic gate to create a positive feedback loop to improve speed and noise immunity. Each single bit logic gate is a basic building block (402-408) for a modular low power consumption, high speed, zero DC current, high noise immunity programmable logic device (PLD) (700) which includes an array of word lines (pwd) and bit lines (vcol, pcol) arranged in rows and columns for addressing, an array of OR gates (740), and a plurality of output logic circuits (750).
(FR)L'invention concerne une architecture de dispositif logique programmable (PLD) comprenant une pluralité de cellules logiques à bit unique de PLD (Fig.3). Chaque cellule logique à bit unique est constituée de l'ensemble des dispositifs logiques CMOS comprenant une unité cellulaire programmable (330-333), un mécanisme de verrouillage réglable (320-323), des moyens de parcours de signal (360A, 360B) et une passerelle logique de sortie (350). Les moyens de parcours de signal couplés à l'unité cellulaire, au mécanisme de verrouillage réglable et à la passerelle logique de sortie permettent de créer une boucle de rétroaction positive, aux fins d'améliorations de la vitesse et de la résistance au bruit. Chaque passerelle logique à bit unique est un bloc de construction de base (402-408) destiné un dispositif logique programmable (PLD) modulaire à faible consommation d'énergie, à vitesse élevée, à courant CC zéro et à résistance élevée au bruit (700) comprenant un réseau de canaux mots (pwd) et de lignes binaires (vcol, pcol) disposés en rangées et colonnes aux fins d'adressage, un réseau de circuits OU (740) et une pluralité de circuits logiques de sortie (750).
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SD, SE, SG, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)